| 講演名 | 2007-03-08 SIMD型プロセッサコア設計におけるプロセッシングユニット最適化手法(プロセッサ合成/高位合成,システムオンシリコン設計技術並びにこれを活用したVLSI) 繁田 裕之, 小原 俊逸, 戸川 望, 柳澤 政生, 大附 辰夫, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 画像処理や音声処理などのアプリケーションを実行する処理系プロセッサは,対象とするアプリケーションに特化した演算ユニットをもつことで,汎用のプロセッサよりも高速,小型かつ低費消費電力を両立することができる.このような,特殊なデータパスを持つ演算ユニットを我々はプロセッシングユニットと呼んでいる.アプリケーションに応じてプロセッシングユニットを設計を行うには時間的なコストがかかるため,プロセッシングユニットを自動合成できるシステムが必要とされている.本稿では,アプリケーションに特化したSIMD型プロセッサコアの自動合成において,合成されるプロセッサコアに付加するプロセッシングユニットを最適化する手法を提案する.提案手法では,アプリケーションのControl Data Flow Graph(CDFG)構造から複数の算術演算および論理演算ノードに対してクラスタリングを行ない,プロセッシングユニットの自動生成を行なう.生成されたプロセッシングユニットをプロセッサコアに組み込み,プロセッサコアの最適化と同時にプロセッシングユニットの再構成を行ないながら最適な構成の探索を行なう.計算機実験により提案手法を評価し結果を報告する. |
| 抄録(英) | Processor cores which process image and sound data can achieve higher speed, smaller area and lower power than general-purpose processor by adding operation units specialized in application. We call these operation units "processing units". Because it takes a long time to design processing units depending on applications, a system to synthesis processing units automatically is required. This paper proposes an algorithm to optimize porcessing units for SIMD-type processor core. Our propsal synthesizes processing units automatically by clustering arithmatic and logic operation nodes from application control data flow graph(CDFG). Synthesized processing units are embedded to the prcessor core. And then we tried to explorer optimum hardware architecture by reconstructing processing units simultaneously witn processor cores. The experimental results show effectiveness of the proposed algorithm. |
| キーワード(和) | 演算ユニット最適化 / ハードウェア/ソフトウェア協調合成 / プロセッサコア自動合成 |
| キーワード(英) | operation unit optimization / hardware/software cosynthesis / processor core synthesis |
| 資料番号 | VLD2006-119,ICD2006-210 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2007/3/1(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | SIMD型プロセッサコア設計におけるプロセッシングユニット最適化手法(プロセッサ合成/高位合成,システムオンシリコン設計技術並びにこれを活用したVLSI) |
| サブタイトル（和） | |
| タイトル（英） | A Processing Unit Optimization Algorithm in SIMD Processor Cores Design |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 演算ユニット最適化 / operation unit optimization |
| キーワード(2)（和/英） | ハードウェア/ソフトウェア協調合成 / hardware/software cosynthesis |
| キーワード(3)（和/英） | プロセッサコア自動合成 / processor core synthesis |
| 第 1 著者 氏名（和/英） | 繁田 裕之 / Hiroyuki SHIGETA |
| 第 1 著者 所属（和/英） | 早稲田大学理工学部コンピュータ・ネットワーク工学科 Dept. of Computer Science, Waseda University |
| 第 2 著者 氏名（和/英） | 小原 俊逸 / Shunitsu KOHARA |
| 第 2 著者 所属（和/英） | 早稲田大学理工学部コンピュータ・ネットワーク工学科 Dept. of Computer Science, Waseda University |
| 第 3 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 3 著者 所属（和/英） | 早稲田大学理工学部コンピュータ・ネットワーク工学科 Dept. of Computer Science, Waseda University |
| 第 4 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 4 著者 所属（和/英） | 早稲田大学理工学部コンピュータ・ネットワーク工学科 Dept. of Computer Science, Waseda University |
| 第 5 著者 氏名（和/英） | 大附 辰夫 / Tatsuo OHTSUKI |
| 第 5 著者 所属（和/英） | 早稲田大学理工学部コンピュータ・ネットワーク工学科 Dept. of Computer Science, Waseda University |
| 発表年月日 | 2007-03-08 |
| 資料番号 | VLD2006-119,ICD2006-210 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 548 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |