| 講演名 | 2007-03-07 90nm CMOS回路における遅延・電力ばらつきのゲート段数およびゲート幅依存性に関する考察(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI) 山口 聖貴, / 坂本 良太, 室山 真徳, 石原 亨, 安浦 寛人, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年,製造ばらつきに起因する回路性能のばらつきが顕著になってきている.回路性能のばらつきは歩留まりを低下させるため,ばらつきに対処する設計手法が必要である.設計時にばらつきを考慮するためには,まず性能ばらつきの実態を確認する必要がある.本稿では,90nmプロセスを用いたCMOS回路において実測を行い,遅延・電力ばらつきについて解析を行った.測定対象としてゲート段数,ゲート幅の異なるリングオシレータを用いた.ばらつきはチップ内およびチップ間に分けて測定し,ゲート段数およびゲート幅が遅延・電力ばらつきに与える影響について考察を行った.実測結果から,ゲート段数を増やすことで遅延ばらつきが抑えられることを確認した.また,ゲート幅を大きいとき遅延・電力ばらつきも大きいという実測結果が得られ,この要因について考察した. |
| 抄録(英) | As the transistor size shrinks, process variations increase. Under the existance of the variations, an existing design flow will not be effective for minimizing the worst-case circuit delay and average power consumption. As the first step toward developing a better solution, this paper investigates basic characteristics of the delay/power variation. We measured delay/power consumption values for 5 kinds of ring oscillator circuits with some gate depth/width designed with 90nm CMOS technology. We analyzed delay/power variations dependence on gate depth/width. The measurement results demonstrated that delay variations can be suppressed by increasing tne number of gate steps and showed that delay/power variations increase by enlarging gate width. |
| キーワード(和) | 遅延ばらつき / 電力ばらつき / Deep Sub-Micron / CMOS |
| キーワード(英) | Delay Variation / Power Variation / Deep Sub-Micron / CMOS |
| 資料番号 | VLD2006-118,ICD2006-209 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2007/2/28(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 90nm CMOS回路における遅延・電力ばらつきのゲート段数およびゲート幅依存性に関する考察(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI) |
| サブタイトル（和） | |
| タイトル（英） | A study of Dependence on Gate Depth/Width for Analyzing Delay/Power Variations in 90nm CMOS Circuits |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 遅延ばらつき / Delay Variation |
| キーワード(2)（和/英） | 電力ばらつき / Power Variation |
| キーワード(3)（和/英） | Deep Sub-Micron / Deep Sub-Micron |
| キーワード(4)（和/英） | CMOS / CMOS |
| 第 1 著者 氏名（和/英） | 山口 聖貴 / Masaki YAMAGUCHI |
| 第 1 著者 所属（和/英） | 九州大学大学院システム情報科学府 Graduate School of Information Science and Electrical Engineering, Kyushu University |
| 第 2 著者 氏名（和/英） | / 坂本 良太 / Yuan YANG |
| 第 2 著者 所属（和/英） | 西安理工大学自動化・情報工程学院 School of Automation and Information Engineering, Xi'an University of Technology |
| 第 3 著者 氏名（和/英） | 室山 真徳 / Ryota SAKAMOTO |
| 第 3 著者 所属（和/英） | 九州大学大学院システム情報科学府 Graduate School of Information Science and Electrical Engineering, Kyushu University |
| 第 4 著者 氏名（和/英） | 石原 亨 / Masanori MUROYAMA |
| 第 4 著者 所属（和/英） | 九州大学システムLSI研究センター System LSI Research Center, Kyushu University |
| 第 5 著者 氏名（和/英） | 安浦 寛人 / Tohru ISHIHARA |
| 第 5 著者 所属（和/英） | 九州大学システムLSI研究センター System LSI Research Center, Kyushu University |
| 発表年月日 | 2007-03-07 |
| 資料番号 | VLD2006-118,ICD2006-209 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 547 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |