| 講演名 | 2007-03-07 サブ100nmデジタルシグナルインテグリティのためのオンチップモニタ(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI) 坂東 要志, 野口 宏一朗, 永田 真, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | サブ100nm CMOS時代を迎えて、大規模・高速デジタルLSIにおけるダイナミックな電源雑音やウェル電位変動に起因したシグナルインテグリティの劣化が顕著になっている。本研究は、サブ100nmデジタルLSI内部の、電源、グラウンド、ウェル、および信号、などの実測評価を目的として、多点・多電位かつ広帯域な波形の捕捉を簡易に実現するオンチップ・モニタの回路構成を提案する。提案する回路はソースフォロワ入力段と、その出力電圧を電源値に線形変換するとともにサンプル/ホールド動作する出力段からなり、1.0Vの大振幅(フルスイング)信号に対する実行帯域は1.1GHz、モニタの面積はチャネルあたり30μm×120μmである。また、出力段からのサンプル値を電流出力する構成により、単一の電流出力配線・出力パッドを複数のモニタ回路で共有でき、多点・多電位モニタアレイの搭載コストををチップ面積やパッド数の面から低減しているから、サブ100nm CMOS時代のシグナルインテグリティ解析・検証に、実務的に役立つ回路IPである。 |
| 抄録(英) | A compact on-chip signal monitor circuit uses voltage mode sensing by a source follower circuit with small input device geometry, followed by a shared current bus. A prototype signal monitor circuit demonstrated a 1.1-GHz effective bandwidth for 1.0-V full-swing degital signals in a 90-nm CMOS technology, where the monitor used 2.5-V I/O CMOS transistors and occupied a 30μm×120μm silicon area. We also showed that such signal monitor circuits can be tailored to sense of power supply, ground, as well as full-swing logic signal wirings, and form an array with a single current potput. Therefore, an on-chip multi-channel signal monitor enables multiple-points as well as multiple-voltagedomain waveform acquisition for the purpose of the in-depth study of digital signal integrity. |
| キーワード(和) | シグナルインテグリティ / ダイナミック電源雑音 / 遅延変動解析 / オンチップ波形検出技術 |
| キーワード(英) | signal integrity / dynamic power supply noise / delay variation / on-chip monitor |
| 資料番号 | VLD2006-116,ICD2006-207 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2007/2/28(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | サブ100nmデジタルシグナルインテグリティのためのオンチップモニタ(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI) |
| サブタイトル（和） | |
| タイトル（英） | An On-Chip Multi-Channel Rail-to-Rail Signal Monitoring Technique for Sub-100-nm Digital Signal Integrity |
| サブタイトル（和） | |
| キーワード(1)（和/英） | シグナルインテグリティ / signal integrity |
| キーワード(2)（和/英） | ダイナミック電源雑音 / dynamic power supply noise |
| キーワード(3)（和/英） | 遅延変動解析 / delay variation |
| キーワード(4)（和/英） | オンチップ波形検出技術 / on-chip monitor |
| 第 1 著者 氏名（和/英） | 坂東 要志 / Yoji BANDO |
| 第 1 著者 所属（和/英） | 神戸大学工学部情報知能工学科 Department of Computer and Systems Engineering, Kobe University |
| 第 2 著者 氏名（和/英） | 野口 宏一朗 / Koichiro NOGUCHI |
| 第 2 著者 所属（和/英） | 神戸大学工学部情報知能工学科 Department of Computer and Systems Engineering, Kobe University |
| 第 3 著者 氏名（和/英） | 永田 真 / Makoto NAGATA |
| 第 3 著者 所属（和/英） | 神戸大学工学部情報知能工学科 Department of Computer and Systems Engineering, Kobe University |
| 発表年月日 | 2007-03-07 |
| 資料番号 | VLD2006-116,ICD2006-207 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 547 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |