講演名 | 2007-03-07 ハードウェア設計における設計資産の仕様記述およびその検証手法(上流設計技術(1),システムオンシリコン設計技術並びにこれを活用したVLSI) 石川 悠司, / 李 蓮福, / 渡邊 翔太, 瀬戸 謙修, 小松 聡, 浜村 博史, 藤田 昌宏, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 電子機器設計の分野では、新製品を市場に早く投入するため設計期間の短縮が強く求められる。この要求に対して、既存の設計を再利用する設計手法は極めて有効である。設計再利用の中で既存設計データベースの果たす役割は大きく、既存設計の仕様を表現する方式は非常に重要である。本研究で提案する仕様表現手法は、XMLベースの表による情報の列挙とUMLベースの直感的な図示を組み合わせることで、設計者が回路ブロックの仕様を理解するのを助ける。さらに、ルールベースの検証手法を導入することで、仕様記述に誤りが入り込む可能性を減らす。また、ケーススタディとして、ロボットの制御回路から取り出した回路ブロックに対して仕様記述を作成した。 |
抄録(英) | In the field of electronics device design, it is required to shorten design period to put products into the market earlier. To satisfy this requirement, a design method which reuses existing designscan be very effective. In reuse based design method, a database of existing designs and description methods for specifications of existing designs play an important role. In this paper we propose a specification method to help designers understand specifications of the circuit blocks. The proposed specification description is composed of XML-based table-like enumeration of information and UML diagrams. We also propose a rule-based verification method to reduce errors in the specification description. As a case study, we made specification descriptions of circuit blocks in a control circuit of a robot. |
キーワード(和) | 設計再利用 / 仕様記述 / ルールベース検証 |
キーワード(英) | Design reuse / Specification description / Rule-based verification |
資料番号 | VLD2006-113,ICD2006-204 |
発行日 |
研究会情報 | |
研究会 | VLD |
---|---|
開催期間 | 2007/2/28(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | VLSI Design Technologies (VLD) |
---|---|
本文の言語 | JPN |
タイトル(和) | ハードウェア設計における設計資産の仕様記述およびその検証手法(上流設計技術(1),システムオンシリコン設計技術並びにこれを活用したVLSI) |
サブタイトル(和) | |
タイトル(英) | Specification description and verification methods for IPs of Hardware design |
サブタイトル(和) | |
キーワード(1)(和/英) | 設計再利用 / Design reuse |
キーワード(2)(和/英) | 仕様記述 / Specification description |
キーワード(3)(和/英) | ルールベース検証 / Rule-based verification |
第 1 著者 氏名(和/英) | 石川 悠司 / Yuji ISHIKAWA |
第 1 著者 所属(和/英) | 東京大学大学院工学系研究科 Department of Electronics Engineering, School of Engineering, University of Tokyo |
第 2 著者 氏名(和/英) | / 李 蓮福 / SeongWoon KANG |
第 2 著者 所属(和/英) | / 東京大学大学院工学系研究科 Samsung Electronics Co., Ltd. |
第 3 著者 氏名(和/英) | / 渡邊 翔太 / Yeonbok LEE |
第 3 著者 所属(和/英) | / 東京大学大学院工学系研究科 Department of Electronics Engineering, School of Engineering, University of Tokyo |
第 4 著者 氏名(和/英) | 瀬戸 謙修 / GiLark PARK |
第 4 著者 所属(和/英) | 東京大学大規模集積システム設計教育研究センター Samsung Electronics Co., Ltd. |
第 5 著者 氏名(和/英) | 小松 聡 / Shota WATANABE |
第 5 著者 所属(和/英) | 東京大学大規模集積システム設計教育研究センター Department of Electronics Engineering, School of Engineering, University of Tokyo |
第 6 著者 氏名(和/英) | 浜村 博史 / Kenshu SETO |
第 6 著者 所属(和/英) | / 東京大学大規模集積システム設計教育研究センター VLSI Design and Education Center, University of Tokyo |
第 7 著者 氏名(和/英) | 藤田 昌宏 / Satoshi KOMATSU |
第 7 著者 所属(和/英) | VLSI Design and Education Center, University of Tokyo |
発表年月日 | 2007-03-07 |
資料番号 | VLD2006-113,ICD2006-204 |
巻番号(vol) | vol.106 |
号番号(no) | 547 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |