講演名 2007-03-07
システムレベル設計に対する拡張システム依存グラフを利用した記述チェッカ(上流設計技術(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
安藤 大介, 松本 剛史, 西原 佑, 藤田 昌宏,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) システムLSIやSoCのシステムレベル設計において,バグを早期に発見し修正することが重要である.本稿では,代表的なシステムレベル設計記述言語であるSpecC言語に対する既存のシステム依存グラフに,並列性に関する2つの依存エッジを導入する.そのシステム依存グラフ上で,並列性に関する典型的な誤りとしてデッドロックと変数への競合アクセスを静的に検出する手法を提案する.実験によって,従来のシステム依存グラフに基づく検出手法では検出が不可能であった誤りを検出でき,誤検出が少なくなったことを示す.
抄録(英) In designing system LSI or System-om-a-Chip (SoC), it is essential to find and correct design errors as early design stages as possible. In this paper, we refine the system dependence graph of SpecC, which is a C-based system-level description language, by introducing two kinds of dependence edges related to concurrency. Then, we propose a design checker which can statically detect deadlocks and race conditions as design errors by analyzing dependences on the extended system dependence graph. The preliminary experimental results show that our method can detect design errors that cannot be detected by the previous method.
キーワード(和) 記述チェッカ / システム依存グラフ / 依存解析 / システムレベル設計
キーワード(英) Design Checker / System Dependence Graph / Dependence Analysis / System-Level Design
資料番号 VLD2006-112,ICD2006-203
発行日

研究会情報
研究会 VLD
開催期間 2007/2/28(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) システムレベル設計に対する拡張システム依存グラフを利用した記述チェッカ(上流設計技術(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
サブタイトル(和)
タイトル(英) Design Checker for System-Level Design using Extended System Dependence Graph
サブタイトル(和)
キーワード(1)(和/英) 記述チェッカ / Design Checker
キーワード(2)(和/英) システム依存グラフ / System Dependence Graph
キーワード(3)(和/英) 依存解析 / Dependence Analysis
キーワード(4)(和/英) システムレベル設計 / System-Level Design
第 1 著者 氏名(和/英) 安藤 大介 / Daisuke ANDO
第 1 著者 所属(和/英) 東京大学大学院工学系研究科
Department of Electronics Engineering, University of Tokyo
第 2 著者 氏名(和/英) 松本 剛史 / Takeshi MATSUMOTO
第 2 著者 所属(和/英) 東京大学大学院工学系研究科
Department of Electronics Engineering, University of Tokyo
第 3 著者 氏名(和/英) 西原 佑 / Tasuku NISHIHARA
第 3 著者 所属(和/英) 東京大学大学院工学系研究科
Department of Electronics Engineering, University of Tokyo
第 4 著者 氏名(和/英) 藤田 昌宏 / Masahiro FUJITA
第 4 著者 所属(和/英) 東京大学大規模集積システム設計教育研究センター
VLSI Design and Education Center, University of Tokyo
発表年月日 2007-03-07
資料番号 VLD2006-112,ICD2006-203
巻番号(vol) vol.106
号番号(no) 547
ページ範囲 pp.-
ページ数 6
発行日