| 講演名 | 2007-03-07 低電力90-nm CMOS動きベクトル検出プロセッサの開発(無線/画像処理,システムオンシリコン設計技術並びにこれを活用したVLSI) 石川 雄悟, 金子 達也, 岩成 武司, 仲山 拓顕, 筒井 俊博, 萩原 洋介, 小林 伸彰, 榎本 忠儀, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 消費電力を大幅に削減できる動的電圧周波数協調(DVFS)制御形プロセッサを開発した。DVFS制御の効果を最大限に引き出すために、最小クロック周波数、最小供給電圧を設定する回路(DVFS制御回路)を開発し、これらを決定するための条件(信号処理量)を予測できる動きベクトル検出アルゴリズム{adaptively assinged breaking-off condition search (A^2BCS)}を採用した。本DVFS制御形プロセッサは差分絶対値和回路、最小値検出回路、DVFS制御回路、PLLクロック発生回路、小形DC/DCコンバータより構成され、面積は330μm×970μm(90-nm CMOS)である。テスト画像毎の消費電力は、"Carphone"が28.59μW、"Coastguard"が18.12μW、"Akiyo"が17.33μW、"Foreman"が44.32μWで、従来方式と比べ、それぞれ11.23%、7.11%、6.81%、17.42%と、大幅に低減された。 |
| 抄録(英) | A motion estimation (ME) processor that employs dynamic voltage and frequency scaling (DVFS) was developed using a 90-nm CMOS technology. To fully use an advantage of DVFS we developed a fast motion estimation algorithm that was called adaptively assigned breaking-off condition search (A^2BCS). The A^2BCS algorithm can calculate the amount of signal processing from which the minimum clock frequency and corresponding the minimum supply voltage are estimated. The ME processor, that consists of absolute difference accumulator, a minimum value detector, a DVFS controller, PLL clock generator and a small DC/DC converter, occupies a 330 μm×970 μm silicon area. Power dissipation of the ME processor varies from 17.33 to 44.32 μW depending on test video pictures that was from 7.11 to 17.42% power dissipation of a conventional ME processor. |
| キーワード(和) | 動きベクトル検出 / 差分絶対値和回路 / 消費電力 / 電圧周波数協調 / DC/DC Converter |
| キーワード(英) | Motion Estimation / absolute difference accumulator / power dissipation / dynamic voltage and frequency scaling / DC/DC converter |
| 資料番号 | VLD2006-110,ICD2006-201 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2007/2/28(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 低電力90-nm CMOS動きベクトル検出プロセッサの開発(無線/画像処理,システムオンシリコン設計技術並びにこれを活用したVLSI) |
| サブタイトル（和） | |
| タイトル（英） | A 90-nm CMOS Motion Estimation Processor for MPEG4 implementing Dynamic Voltage and Frequency Scaling |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 動きベクトル検出 / Motion Estimation |
| キーワード(2)（和/英） | 差分絶対値和回路 / absolute difference accumulator |
| キーワード(3)（和/英） | 消費電力 / power dissipation |
| キーワード(4)（和/英） | 電圧周波数協調 / dynamic voltage and frequency scaling |
| キーワード(5)（和/英） | DC/DC Converter / DC/DC converter |
| 第 1 著者 氏名（和/英） | 石川 雄悟 / Yugo Ishikawa |
| 第 1 著者 所属（和/英） | 中央大学大学院理工学研究科 Graduate School of Science and Engineering, Chuo University |
| 第 2 著者 氏名（和/英） | 金子 達也 / Tatsuya Kaneko |
| 第 2 著者 所属（和/英） | 中央大学大学院理工学研究科 Graduate School of Science and Engineering, Chuo University |
| 第 3 著者 氏名（和/英） | 岩成 武司 / Takeshi Iwanari |
| 第 3 著者 所属（和/英） | 中央大学大学院理工学研究科 Graduate School of Science and Engineering, Chuo University |
| 第 4 著者 氏名（和/英） | 仲山 拓顕 / Hiroaki Nakayama |
| 第 4 著者 所属（和/英） | 中央大学大学院理工学研究科 Graduate School of Science and Engineering, Chuo University |
| 第 5 著者 氏名（和/英） | 筒井 俊博 / Toshihiro Tsutsui |
| 第 5 著者 所属（和/英） | 中央大学大学院理工学研究科 Graduate School of Science and Engineering, Chuo University |
| 第 6 著者 氏名（和/英） | 萩原 洋介 / Yosuke Hagiwara |
| 第 6 著者 所属（和/英） | 中央大学大学院理工学研究科 Graduate School of Science and Engineering, Chuo University |
| 第 7 著者 氏名（和/英） | 小林 伸彰 / Nobuaki Kobayashi |
| 第 7 著者 所属（和/英） | 中央大学大学院理工学研究科 Graduate School of Science and Engineering, Chuo University |
| 第 8 著者 氏名（和/英） | 榎本 忠儀 / Tadayoshi Enomoto |
| 第 8 著者 所属（和/英） | 中央大学大学院理工学研究科 Graduate School of Science and Engineering, Chuo University |
| 発表年月日 | 2007-03-07 |
| 資料番号 | VLD2006-110,ICD2006-201 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 547 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |