講演名 2007-03-07
インピーダンスマッチング機能付きCMOSオンチップラットレースバラン(無線/画像処理,システムオンシリコン設計技術並びにこれを活用したVLSI)
小林 直樹, 藤島 実,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 高周波回路においてはオンチップのバランが必要であるが、オンチップではポートの特性インピーダンスが50Ωで規格化されていないうえに、ラットレースバランは面積が大きくなりすぎてオンチップでの実装が難しい。そこでインピーダンスマッチング特性を持ち、かつ面積の小さいCMOS用オンチップラットレースバランを実現するために、波長短縮効果の高い伝送線路を用いたラットレースバランの最適化を行った。50Ωでない基準インピーダンスにおいてマッチング特性を持つようにラットレースバランの最適化を行った結果、リング部分を正方形でレイアウトした状態で、マイクロストリップ線路を用いた場合に比べて88%面積が削減された最適化結果が得られた。
抄録(英) It is difficult to realize on chip baluns because the ports are not standardized by 500Ω on a chip and the area grows too much. To achieve small size on chip rat-race baluns for CMOS process with an impedance matching characteristic, rat-race baluns used transmission lines with high effect of wavelength reduction are optimized. The area of the ring part laid out as a square is reduced by 88% compared with the case to use microstrip lines when standard impedance is not 50Ω.
キーワード(和) インピーダンスマッチング / ラットレースバラン / CMOS
キーワード(英) Impedance Matching / Rat-Race Balun / CMOS
資料番号 VLD2006-106,ICD2006-197
発行日

研究会情報
研究会 VLD
開催期間 2007/2/28(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) インピーダンスマッチング機能付きCMOSオンチップラットレースバラン(無線/画像処理,システムオンシリコン設計技術並びにこれを活用したVLSI)
サブタイトル(和)
タイトル(英) CMOS On-Chip Rat-Race Balun with Impedance Matching
サブタイトル(和)
キーワード(1)(和/英) インピーダンスマッチング / Impedance Matching
キーワード(2)(和/英) ラットレースバラン / Rat-Race Balun
キーワード(3)(和/英) CMOS / CMOS
第 1 著者 氏名(和/英) 小林 直樹 / Naoki KOBAYASHI
第 1 著者 所属(和/英) 東京大学大学院新領域創成科学研究科
School of Frontier Sciences, The University of Tokyo
第 2 著者 氏名(和/英) 藤島 実 / Minoru FUJISHIMA
第 2 著者 所属(和/英) 東京大学大学院新領域創成科学研究科
School of Frontier Sciences, The University of Tokyo
発表年月日 2007-03-07
資料番号 VLD2006-106,ICD2006-197
巻番号(vol) vol.106
号番号(no) 547
ページ範囲 pp.-
ページ数 6
発行日