講演名 2007/2/2
2重クロックパルス法の実現とばらつき耐性の評価(セッション5 : アナログ回路テスト, VLSI設計とテスト及び一般)
三浦 幸也,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 筆者は,クロック信号に発生するクロストークパルスへの対策として多重クロックパルス法を提案している.この方法では,複数の連続クロックパルスを生成し,そこらから単一パルスを抽出することで正当なクロック信号の分配を保証している.この方法はアダプタ回路として実現でき,また従来の同期式回路に容易に組み込むことも可能である.本論文では,2重クロックパルス法の実装例を示し,その回路動作のばらつき耐性についてシミュレーションを用いて評価する.
抄録(英) A clock signal distribution method that has a tolerance for an incorrect clock pulse generated on the clock signal line is proposed. The method secures the distribution of the clock signal by generating a double/multiple clock pulse and extracting a single pulse. The method is realized as an adapter circuit and is build in conventional synchronous digital systems. In this paper, we show an implementation example of the proposed method and evaluate its tolerance for process variations by circuit simulation.
キーワード(和) クロック信号 / クロストーク / ディペンダブル設計 / 多重クロックパルス法 / 同期式回路
キーワード(英) Clock signal / Crosstalk / Dependable design / Multiple clock pulse method / Synchronous circuits
資料番号 DC2006-89
発行日

研究会情報
研究会 DC
開催期間 2007/2/2(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Dependable Computing (DC)
本文の言語 JPN
タイトル(和) 2重クロックパルス法の実現とばらつき耐性の評価(セッション5 : アナログ回路テスト, VLSI設計とテスト及び一般)
サブタイトル(和)
タイトル(英) Implementation of a Double Clock Pulse Method and Evaluation of Tolerance for Process Variations
サブタイトル(和)
キーワード(1)(和/英) クロック信号 / Clock signal
キーワード(2)(和/英) クロストーク / Crosstalk
キーワード(3)(和/英) ディペンダブル設計 / Dependable design
キーワード(4)(和/英) 多重クロックパルス法 / Multiple clock pulse method
キーワード(5)(和/英) 同期式回路 / Synchronous circuits
第 1 著者 氏名(和/英) 三浦 幸也 / Yukiya MIURA
第 1 著者 所属(和/英) 首都大学東京システムデザイン学部
Faculty of System Design, Tokyo Metropolitan University
発表年月日 2007/2/2
資料番号 DC2006-89
巻番号(vol) vol.106
号番号(no) 528
ページ範囲 pp.-
ページ数 6
発行日