| 講演名 | 2007/2/2 無閉路可検査順序回路のクラス拡張に関する考察(セッション4 : オーバテストとテスト生成複雑度, VLSI設計とテスト及び一般) 岡 伸也, / 市原 英行, 井上 智生, 藤原 秀雄, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 無閉路可検査性[7]を満たす順序回路は,閉路を持ちながら,無閉路順序回路と同等のテスト生成複雑度τ^2-bounded[3],[4]を持つ.本研究では,無閉路可検査性[7]を満たす順序回路のクラスの拡張について考察する.文献[7]で示されたスルー木に代えて,新たに正当化スルー木と伝搬スルー木を定義し,これに基づく新たな無閉路可検査性(拡張無閉路可検査性)を満たす順序回路を示す.拡張無閉路可検査性を満たす順序回路のクラスは文献[7]の無閉路可検査性を満たす順序回路のクラスを真に包含する.これは,一般の順序回路に対して,拡張無閉路可検査性に基づくテスト容易化設計を行った場合のハードウエアオーバーヘッドが,無閉路可検査性に基づくそれに比べて小さくなることを意味する.実験により,拡張無閉路可検査性に基づくテスト容易化設計の有効性を示す. |
| 抄録(英) | The class of acyclically testable sequential circuits [7] is wider than that of acyclic sequential circuits, but its complexity is τ^2-bounded, which is equivalent to that of acyclic sequential circuits. In this work, we consider the extension of the class of acyclically testable sequential circuits. We propose a pair of justification thru trees and propagation thru trees instead of the thru trees presented in [7], and based on the thru tree pair, we show the extension of the class of acyclically testable sequential circuits. The class of extended acyclically testable sequential circuits properly includes that of acyclically testable sequential circuits. This implies that DFT for a given sequential circuit based on the extended acyclical testability requires small hardware overhead compared to that based on acyclical testability. Experimental results show the effectiveness of the DFT based on the extended acyclical testability. |
| キーワード(和) | テスト生成 / 無閉路可検査性 / テスト容易化設計 / 組合せテスト生成複雑度 / τ^κ記法 |
| キーワード(英) | test generation / acyclic testability / design-for-testability / combinaitonal test generation complexity / τ^κ notation |
| 資料番号 | DC2006-88 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2007/2/2(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 無閉路可検査順序回路のクラス拡張に関する考察(セッション4 : オーバテストとテスト生成複雑度, VLSI設計とテスト及び一般) |
| サブタイトル（和） | |
| タイトル（英） | An Extended Class of Sequential Circuits with Acyclical Testability |
| サブタイトル（和） | |
| キーワード(1)（和/英） | テスト生成 / test generation |
| キーワード(2)（和/英） | 無閉路可検査性 / acyclic testability |
| キーワード(3)（和/英） | テスト容易化設計 / design-for-testability |
| キーワード(4)（和/英） | 組合せテスト生成複雑度 / combinaitonal test generation complexity |
| キーワード(5)（和/英） | τ^κ記法 / τ^κ notation |
| 第 1 著者 氏名（和/英） | 岡 伸也 / Nobuya OKA |
| 第 1 著者 所属（和/英） | 広島市立大学大学院情報科学研究科 Guraduate of Information Sciences, Hiroshima City University |
| 第 2 著者 氏名（和/英） | / 市原 英行 / ChiaYee OOI |
| 第 2 著者 所属（和/英） | / 広島市立大学情報科学部 Faculty of Electrical Engineering, University of Technology Malaysia |
| 第 3 著者 氏名（和/英） | 井上 智生 / Hideyuki ICHIHARA |
| 第 3 著者 所属（和/英） | 広島市立大学情報科学部 Faculty of Information Sciences, Hiroshima City University |
| 第 4 著者 氏名（和/英） | 藤原 秀雄 / Tomoo INOUE |
| 第 4 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Faculty of Information Sciences, Hiroshima City University |
| 発表年月日 | 2007/2/2 |
| 資料番号 | DC2006-88 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 528 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |