| 講演名 | 2007-01-26 遅延測定回路によるSFQ論理セルの遅延測定(ディジタル・一般) 中宮 和徳, 西海 尚伸, 吉川 信行, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | SFQ論理回路設計において現在、論理セルの遅延時間の回路シミュレーションと実測による結果のずれが問題となっている。その原因としてシミュレーションではシャント抵抗の浮遊インダクタンスを考慮していない影響が挙げられている。今までにJTLの遅延が計測されており、実際シミュレーションよりも遅延時間が小さいことが確認されている。本研究では二重発振器型の遅延時間測定回路を用いて、JTLだけではなく数種類の論理セルについて遅延測定を行った。以上の測定結果に基づきシャント抵抗の浮遊インダクタンスを考慮しない従来のシミュレーション結果とインダクタンスを考慮したシミュレーション結果を比較検討した。 |
| 抄録(英) | One of recent issues in the SFQ circuit design is the discrepancy in the delay time of logic cells between circuit simulations and measurement results. It was reported that the measured delay of the Josephson transmission line (JTL) is about 20% faster than circuit simulation results. The discrepancy was attributed to the parasitic inductance of the shunt resistor in the Josephson junction. In this study, we investigated the delay time of SFQ logic cells by using double-ring-oscillator-type time-to-digital converter (TDC). We measured the delay time of several basic logic cells in the CONNECT cell library. The measured results were compared with the simulation results taking into account the parasitic inductance of the shunt resistor. |
| キーワード(和) | SFQ / TDC / 遅延時間 / 発振器 / 論理セル / 超伝導集積回路 |
| キーワード(英) | SFQ / TDC / delay time / logic cell / superconductive integrated circuit |
| 資料番号 | SCE2006-30 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SCE |
|---|---|
| 開催期間 | 2007/1/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Superconductive Electronics (SCE) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 遅延測定回路によるSFQ論理セルの遅延測定(ディジタル・一般) |
| サブタイトル（和） | |
| タイトル（英） | Measurement of the delay time of SFQ logic cells by time-to-digital converters |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SFQ / SFQ |
| キーワード(2)（和/英） | TDC / TDC |
| キーワード(3)（和/英） | 遅延時間 / delay time |
| キーワード(4)（和/英） | 発振器 / logic cell |
| キーワード(5)（和/英） | 論理セル / superconductive integrated circuit |
| キーワード(6)（和/英） | 超伝導集積回路 |
| 第 1 著者 氏名（和/英） | 中宮 和徳 / Kazunori NAKAMIYA |
| 第 1 著者 所属（和/英） | 横浜国立大学大学院工学府 Department of Electrical and Computer Engineering, Yokohama National University |
| 第 2 著者 氏名（和/英） | 西海 尚伸 / Takanobu NISHIGAI |
| 第 2 著者 所属（和/英） | 横浜国立大学大学院工学府 Department of Electrical and Computer Engineering, Yokohama National University |
| 第 3 著者 氏名（和/英） | 吉川 信行 / Nobuyuki YOSHIKAWA |
| 第 3 著者 所属（和/英） | 横浜国立大学大学院工学府 Department of Electrical and Computer Engineering, Yokohama National University |
| 発表年月日 | 2007-01-26 |
| 資料番号 | SCE2006-30 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 503 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |