| 講演名 | 2007-01-18 動的再構成システムにおけるFPGA部分再構成技術の適用と評価(FPGAとその応用及び一般) 清田 享伸, 八並 泰一郎, 木佐貫 健, 吉廣 秀章, 久我 守弘, 末吉 敏則, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | FPGAの部分再構成技術は,再構成時間の短縮や動的な再構成を可能とする等,FPGAの柔軟性をより高める技術である.しかし,その仕様や制約の面から現状では部分再構成が可能なFPGAもあるが動的再構成システムへの適用は難しい.そこで我々は,動的再構成システムの開発を通してFPGAの部分再構成技術についての研究を行ってきた.本稿では,プロセッサ混載FPGAにおいて現時点で利用可能な部分再構成技術を用いて動的再構成システムの構築し,その性能について評価を行う.今回構築したシステムでは,Virtex-II Pro FPGAを用いて部分再構成を行った.デバイスを2分割し,その片方に載ったプロセッサからもう片方の部分を再構成する.部分再構成を行ったアプリケーションには,RGB画像変換式であるRGB-CMYK変換,RGB-YIQ変換,Gray Scaleフィルタの3つを用いた.構築したシステムでは,再構成に必要な時間を含めてもソフトウェア処理と比べて約4～6倍の速度向上を見込めることがわかった. |
| 抄録(英) | FPGA partial reconfiguration is the technique which make FPGA more flexible. We have studied about partial reconfiguration and built the run-time reconfigurable system using the FPGA with an embedded proccesor and the technique we can use at present. This paper considers the feature of the system through its evaluation. We used Virtex-II Pro and divided it two parts. The system reconfigure the one part through the proccesor in another part. Even if it includes the time required for the reconfiguration, the performance of our system can be expected 4-6 times faster than the software processing of some graphics programs. |
| キーワード(和) | FPGA / 部分再構成 / 動的再構成 / プロセッサ混載FPGA |
| キーワード(英) | FPGA / Partial Reconfiguration / Run-time Reconfiguration / FPGA with an embedded proccesor |
| 資料番号 | VLD2006-103,CPSY2006-74,RECONF2006-74 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2007/1/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 動的再構成システムにおけるFPGA部分再構成技術の適用と評価(FPGAとその応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Adoption and Evaluation of FPGA Partial Reconfiguration for a Run-time Reconfigurable System |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | 部分再構成 / Partial Reconfiguration |
| キーワード(3)（和/英） | 動的再構成 / Run-time Reconfiguration |
| キーワード(4)（和/英） | プロセッサ混載FPGA / FPGA with an embedded proccesor |
| 第 1 著者 氏名（和/英） | 清田 享伸 / Yukinobu KIYOTA |
| 第 1 著者 所属（和/英） | 熊本大学大学院 自然科学研究科 Department of Mathematics and Computer Science, Graduate School of Science and Technology, Kumamoto University |
| 第 2 著者 氏名（和/英） | 八並 泰一郎 / Taiichiro YATSUNAMI |
| 第 2 著者 所属（和/英） | 熊本大学大学院 自然科学研究科 Department of Mathematics and Computer Science, Graduate School of Science and Technology, Kumamoto University |
| 第 3 著者 氏名（和/英） | 木佐貫 健 / Takeru KISANUKI |
| 第 3 著者 所属（和/英） | 熊本大学大学院 自然科学研究科 Department of Mathematics and Computer Science, Graduate School of Science and Technology, Kumamoto University |
| 第 4 著者 氏名（和/英） | 吉廣 秀章 / Hideaki YOSHIHIRO |
| 第 4 著者 所属（和/英） | 熊本大学大学院 自然科学研究科 Department of Mathematics and Computer Science, Graduate School of Science and Technology, Kumamoto University |
| 第 5 著者 氏名（和/英） | 久我 守弘 / Morihiro KUGA |
| 第 5 著者 所属（和/英） | 熊本大学大学院 自然科学研究科 Department of Mathematics and Computer Science, Graduate School of Science and Technology, Kumamoto University |
| 第 6 著者 氏名（和/英） | 末吉 敏則 / Toshinori SUEYOSHI |
| 第 6 著者 所属（和/英） | 熊本大学大学院 自然科学研究科 Department of Mathematics and Computer Science, Graduate School of Science and Technology, Kumamoto University |
| 発表年月日 | 2007-01-18 |
| 資料番号 | VLD2006-103,CPSY2006-74,RECONF2006-74 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 458 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |