| 講演名 | 2007-01-18 SoC埋め込み型プログラマブルロジックePLXの設計アーキテクチャの検討と回路マッピングの評価(FPGAとその応用及び一般) 菱田 智雄, 石橋 宏太, 木村 峻, 奥野 直樹, 松本 光崇, 中野 裕文, 岩男 剛宜, 奥野 義弘, 有本 和民, 泉 知論, 藤野 毅, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年、少量生産のSoC (システムオンチップ)製造において、マスク費用やレイアウト・検証設計費用などの初期開発費用の増加が大きな問題になっている。FPGAを製品に使用することも行われているが、FPGAはSoCと比較して性能面で劣っており、1チップあたりの製造コストが高いという問題がある。本論文では、SoC内の一部にプログラマブルロジックePLX(embedded Programmable Logic matriX)を配置することを提案する。ePLXを用いることにより、SoC内の回路ブロックで、アプリケーションや顧客に特有の機能は論理を変更することができる。ePLXアーキテクチャはローカルアーキテクチャ(マトリクス状に配置した2入力LUTと、マトリクス端に配置したFF)とそれらを接続する階層的な配線リソースを有している点に特徴がある。加算器、乗算器、DES暗号回路などのサンプル回路をePLX上でマッピングした結果から、LUTの使用率を議論する。また、HDLコードからePLXのコンフィグレーションデータを生成する自動設計フローを紹介し、その一部として開発している自動ツールを用いたローカルアーキテクチャのマッピング結果を報告する。 |
| 抄録(英) | Recently, non-recurring engineering costs (NREs), including cost of mask-sets, and engineering design efforts are critical problems in a small-volume SoC(System on a Chip) manufacturing. FPGAs are used for some electrical products, but FPGAs still have lower performance and higher chip-cost than SoC. In this paper, we propose ePLX(embedded Programmable Logic matriX) that is embedded in SoC. Application-specific or customers-specific logic function in SoC can be changed using ePLX. The ePLX architecture is based on the programmable local-clusters, which are composed of two input Look-Up-Table(LUT) matrix and the D-FlipFlops on the matrix side. The hierarchical wiring resources are located between the local-clusters. We demonstrate the ePLX mapping results for sample circuits such as an adder, a multiplier, and a DES encryption circuit, and discuss LUT utilization efficiency. Lastly, we introduce ePLX design flow from HDL code to ePLX configuration data, and experimental results using the mapping tool which is newly-developed for ePLX. |
| キーワード(和) | プログラマブルデバイス / 細粒度 / LUTマトリクス |
| キーワード(英) | programmable device / small grain / LUT matrix |
| 資料番号 | VLD2006-100,CPSY2006-71,RECONF2006-71 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2007/1/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | SoC埋め込み型プログラマブルロジックePLXの設計アーキテクチャの検討と回路マッピングの評価(FPGAとその応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Analysis of design architecture of ePLX (embedded Programmable Logic matriX) and Evaluation of circuit mapping |
| サブタイトル（和） | |
| キーワード(1)（和/英） | プログラマブルデバイス / programmable device |
| キーワード(2)（和/英） | 細粒度 / small grain |
| キーワード(3)（和/英） | LUTマトリクス / LUT matrix |
| 第 1 著者 氏名（和/英） | 菱田 智雄 / Tomoo Hishida |
| 第 1 著者 所属（和/英） | 立命館大学大学院 理工学研究科 Graduate school of Science and Engineering, Ritsumeikan University |
| 第 2 著者 氏名（和/英） | 石橋 宏太 / Kouta Ishibashi |
| 第 2 著者 所属（和/英） | 立命館大学 理工学部 Faculty of Science and Engineering, Ritsumeikan University |
| 第 3 著者 氏名（和/英） | 木村 峻 / Shun Kimura |
| 第 3 著者 所属（和/英） | 立命館大学 理工学部 Faculty of Science and Engineering, Ritsumeikan University |
| 第 4 著者 氏名（和/英） | 奥野 直樹 / Naoki Okuno |
| 第 4 著者 所属（和/英） | 立命館大学 理工学部 Faculty of Science and Engineering, Ritsumeikan University |
| 第 5 著者 氏名（和/英） | 松本 光崇 / Mitsutaka Matsumoto |
| 第 5 著者 所属（和/英） | 立命館大学大学院 理工学研究科 Graduate school of Science and Engineering, Ritsumeikan University |
| 第 6 著者 氏名（和/英） | 中野 裕文 / Hirofumi Nakano |
| 第 6 著者 所属（和/英） | 株式会社 ルネサス テクノロジ Renesas Technology Corp. |
| 第 7 著者 氏名（和/英） | 岩男 剛宜 / Takenobu Iwao |
| 第 7 著者 所属（和/英） | 株式会社 ルネサス テクノロジ Renesas Technology Corp. |
| 第 8 著者 氏名（和/英） | 奥野 義弘 / Yoshihiro Okuno |
| 第 8 著者 所属（和/英） | 株式会社 ルネサス テクノロジ Renesas Technology Corp. |
| 第 9 著者 氏名（和/英） | 有本 和民 / Kazutami Arimoto |
| 第 9 著者 所属（和/英） | 株式会社 ルネサス テクノロジ Renesas Technology Corp. |
| 第 10 著者 氏名（和/英） | 泉 知論 / Tomonori Izumi |
| 第 10 著者 所属（和/英） | 立命館大学大学院 理工学研究科:立命館大学 理工学部 Graduate school of Science and Engineering, Ritsumeikan University:Faculty of Science and Engineering, Ritsumeikan University |
| 第 11 著者 氏名（和/英） | 藤野 毅 / Takeshi Fujino |
| 第 11 著者 所属（和/英） | 立命館大学大学院 理工学研究科:立命館大学 理工学部 Graduate school of Science and Engineering, Ritsumeikan University:Faculty of Science and Engineering, Ritsumeikan University |
| 発表年月日 | 2007-01-18 |
| 資料番号 | VLD2006-100,CPSY2006-71,RECONF2006-71 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 458 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |