| 講演名 | 2007-01-17 SD数剰余加算を用いた剰余除算回路の構成(FPGAとその応用及び一般) 賈 鵬, 魏 書剛, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では、剰余除算を高速に行うため、SD(Signed-Digit)数表現を用いた剰余数加算を導入する。まず、2進数剰余加算に基づく剰余除算アルゴリズムを示す。そして、桁上げ伝播により演算速度が制限される問題を解決するため、SD数剰余加算器を用いた除算回路を提案する。回路設計および回路評価により、同構造の2進数剰余除算回路に比べ高速になることを示す。しかし、この方法による剰余加算回数が多いため、Montgomery法に基づく剰余除算アルゴリズムを検討する。 |
| 抄録(英) | In this paper, residue division algorithms using the binary adders and signed-digit (SD) adders are discussed. We present first a simple redisue division algorithm using a residue addition and a addition. When the division algorithm is implemented by the binary number arithmetic, the carry propagation may limit the speed of the residue divider. We also implement the algorithm by using radix-two signed-digit number arithmetic, and the design simulation results show that the speed of the residue division was improved. Moreover, in order to decrease the clock cycles of the operations, a residue division algorithm based on Montgomery method is also discussed. |
| キーワード(和) | SD数 / 剰余数系 / 剰余加算 / 剰余除算 / VHDL / Montgomery |
| キーワード(英) | signed-digit number / residue number system / modular addition / residue division / VHDL / Montgomery |
| 資料番号 | VLD2006-88,CPSY2006-59,RECONF2006-59 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2007/1/10(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | SD数剰余加算を用いた剰余除算回路の構成(FPGAとその応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Design of Residue Dividers Using Signed-Digit Number Residue Addition |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SD数 / signed-digit number |
| キーワード(2)（和/英） | 剰余数系 / residue number system |
| キーワード(3)（和/英） | 剰余加算 / modular addition |
| キーワード(4)（和/英） | 剰余除算 / residue division |
| キーワード(5)（和/英） | VHDL / VHDL |
| キーワード(6)（和/英） | Montgomery / Montgomery |
| 第 1 著者 氏名（和/英） | 賈 鵬 / Peng JIA |
| 第 1 著者 所属（和/英） | 群馬大学工学部 情報工学科 Department of Computer Science Gunma Univ. |
| 第 2 著者 氏名（和/英） | 魏 書剛 / Shugang WEI |
| 第 2 著者 所属（和/英） | 群馬大学工学部 情報工学科 Department of Computer Science Gunma Univ. |
| 発表年月日 | 2007-01-17 |
| 資料番号 | VLD2006-88,CPSY2006-59,RECONF2006-59 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 457 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |