| 講演名 | 2007-01-18 電源ノイズによる遅延変動の測定と電源ノイズを再現するフルチップシミュレーション手法(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般) 小笠原 泰弘, 榎並 孝司, 橋本 昌宜, 佐藤 高史, 尾上 孝雄, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 電源ノイズは電源電圧の低下,消費電流の増加等の要因から,ナノメートル世代のプロセスにおいて深刻な問題となっている.本稿は電源ノイズによるゲート遅延変動に着目し,90nmプロセスにおける試作チップの測定結果を示す.フルチップシミュレーション向けに可変抵抗と容量からなる線形モデルを構築し,消費電流を再現することによって電源電圧降下を再現した.測定結果とフルチップシミュレーション結果は高い整合性を示し,本稿の線形モデルによって正確に電源電圧降下が再現されることを示す.さらに,ゲート遅延が平均電圧降下に依存することを測定結果からより確認する. |
| 抄録(英) | Power integrity is an crucial design issue in nano-meter technologies because of lowered supply voltage and current increase. This paper focuses on gate delay variation due to power/ground noise, and demonstrates measurement results in a 90nm technology. For full-chip simulation, a current model with capacitance and variable resistor is developed to accurately model current dependency on voltage drop. Measurement results are well correlated with simulation, and verify that gate delay depends on average voltage drop. |
| キーワード(和) | 電源ノイズ / フルチップシミュレーション / トランジスタモデル / 遅延予測 |
| キーワード(英) | power supply noise / full-chip simulation / transistor model / delay estimation |
| 資料番号 | CPM2006-132,ICD2006-174 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2007/1/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 電源ノイズによる遅延変動の測定と電源ノイズを再現するフルチップシミュレーション手法(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般) |
| サブタイトル（和） | |
| タイトル（英） | Measurement of Delay Degradation Due to Power Supply Noise and Delay Variation Estimation with Full-chip Simulation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 電源ノイズ / power supply noise |
| キーワード(2)（和/英） | フルチップシミュレーション / full-chip simulation |
| キーワード(3)（和/英） | トランジスタモデル / transistor model |
| キーワード(4)（和/英） | 遅延予測 / delay estimation |
| 第 1 著者 氏名（和/英） | 小笠原 泰弘 / Yasuhiro OGASAHARA |
| 第 1 著者 所属（和/英） | 大阪大学大学院情報科学研究科 Dept. Information Systems Engineering, Osaka University |
| 第 2 著者 氏名（和/英） | 榎並 孝司 / Takashi ENAMI |
| 第 2 著者 所属（和/英） | 大阪大学大学院情報科学研究科 Dept. Information Systems Engineering, Osaka University |
| 第 3 著者 氏名（和/英） | 橋本 昌宜 / Masanori HASHIMOTO |
| 第 3 著者 所属（和/英） | 大阪大学大学院情報科学研究科 Dept. Information Systems Engineering, Osaka University |
| 第 4 著者 氏名（和/英） | 佐藤 高史 / Takashi SATO |
| 第 4 著者 所属（和/英） | 東京工業大学統合研究院 Integrated Research Institute, Tokyo Institute of Technology |
| 第 5 著者 氏名（和/英） | 尾上 孝雄 / Takao ONOYE |
| 第 5 著者 所属（和/英） | 大阪大学大学院情報科学研究科 Dept. Information Systems Engineering, Osaka University |
| 発表年月日 | 2007-01-18 |
| 資料番号 | CPM2006-132,ICD2006-174 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 468 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |