| 講演名 | 2007-01-30 A Test Generation Framework using Checker Circuits and its Application to Path Delay Test Generation , |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | This paper discusses a test generation framework using checker circuits. In this framework, some properties, which should be considered during test generation, are expressed as a checker circuit, then; for the circuit under test attached to the checker circuit and its mask circuit, test generation is performed by using existing techniques. Any test set generated under the framework satisfies all the properties given by the user. This framework can handle various properties together by using checker circuits, and it can easily be implemented. In this paper, as a possible application of the framework, path delay test generation through stuck-at test generation is presented. Experimental results show that the proposed framework is feasible and effective. |
| キーワード(和) | |
| キーワード(英) | test generation framework / checker circuit / mask circuit / path delay test generation / stuck-at test generation / false path identification |
| 資料番号 | CAS2006-76 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CAS |
|---|---|
| 開催期間 | 2007/1/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Circuits and Systems (CAS) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | A Test Generation Framework using Checker Circuits and its Application to Path Delay Test Generation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | / test generation framework |
| 第 1 著者 氏名（和/英） | / Tsuyoshi IWAGAKI |
| 第 1 著者 所属（和/英） | School of Information Science, Japan Advanced Institute of Science and Technology |
| 発表年月日 | 2007-01-30 |
| 資料番号 | CAS2006-76 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 512 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |