| 講演名 | 2006/12/7 ダブルRESURF構造を用いた横型高耐圧SiC MOSFETの低オン抵抗化(<特集>シリコン関連材料の作製と評価) 登尾 正人, 須田 淳, 木本 恒暢, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 次世代パワーデバイス用半導体として期待されているシリコンカーバイド(SiC)を用いて横型高耐圧MOSFETを作製した.横型構造において高耐圧化を実現するため,Reduced Surface Field(RESURF)構造を採用した.実際に作製したデバイスは,ドレイン領域近傍に形成した低濃度n型のRESURF領域内部にp型領域(表面p層)を持つダブルRESURF構造とした.通常のRESURF構造とは異なり,ダブルRESURF構造ではRESURF領域中にp型領域が存在するため空乏化が進みやすい.したがって,耐圧の低下を招くことなくRESURF領域を高濃度化することができ,ドリフト抵抗成分の低減が期待できる.本研究で作製した横型SiCダブルRESURF MOSFETは1380Vという高耐圧と66mΩcm^2という低いオン抵抗を実現した.同時に作製した通常の横型SiC RESURF MOSFETと比較すると,ダブルRESURF構造にすることでドリフト抵抗成分を40%まで低減した.このデバイスはこれまで報告のあった横型MOSFETとして最高の特性を示した. |
| 抄録(英) | Lateral high-power SiC MOSFETs with double reduced surface field (RESURF) structure have been fabricated. In order to achieve low on-resistance, double RESURF structure was employed. The double RESURF MOSFETs have a top-p region inside the RESURF region. Since the double RESURF region is depleted not only from the bottom p-epilayer/RESURF junction but from the RESURF/top-p junction, a higher RESURF dose can be employed than normal RESURF MOSFETs, leading to a lower on-resistance. The fabricated double RESURF MOSFETs exhibit a high breakdown voltage of 1380V and a low on-resistance of 66mΩcm^2. The drift resistance of the fabricated double RESURF MOSFETs is only 40% of that of the single RESURF MOSFETs. |
| キーワード(和) | シリコンカーバイド(SiC) / MOSFET / reduced surface field (RESURF) / デバイスシミュレーション / パワーデバイス |
| キーワード(英) | silicon carbide (SiC) / MOSFET / reduced surface field (RESURF) / device simulation / power device |
| 資料番号 | SDM2006-210 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2006/12/7(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ダブルRESURF構造を用いた横型高耐圧SiC MOSFETの低オン抵抗化(<特集>シリコン関連材料の作製と評価) |
| サブタイトル（和） | |
| タイトル（英） | Lateral High-Voltage SiC MOSFETs with Low On-Resistance by Using Double RESURF Structure |
| サブタイトル（和） | |
| キーワード(1)（和/英） | シリコンカーバイド(SiC) / silicon carbide (SiC) |
| キーワード(2)（和/英） | MOSFET / MOSFET |
| キーワード(3)（和/英） | reduced surface field (RESURF) / reduced surface field (RESURF) |
| キーワード(4)（和/英） | デバイスシミュレーション / device simulation |
| キーワード(5)（和/英） | パワーデバイス / power device |
| 第 1 著者 氏名（和/英） | 登尾 正人 / Masato NOBORIO |
| 第 1 著者 所属（和/英） | 京都大学工学研究科電子工学専攻 Department of Electronic Science and Engineering, Kyoto University |
| 第 2 著者 氏名（和/英） | 須田 淳 / Jun SUDA |
| 第 2 著者 所属（和/英） | 京都大学工学研究科電子工学専攻 Department of Electronic Science and Engineering, Kyoto University |
| 第 3 著者 氏名（和/英） | 木本 恒暢 / Tsunenobu KIMOTO |
| 第 3 著者 所属（和/英） | 京都大学工学研究科電子工学専攻 Department of Electronic Science and Engineering, Kyoto University |
| 発表年月日 | 2006/12/7 |
| 資料番号 | SDM2006-210 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 417 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |