| 講演名 | 2006-11-13 128bit固定小数点演算(FPGA)によるロジスティック写像の高速符号生成(I) 浜 淳, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 固定小数点演算によりロジスティック写像の計算精度を128bitに向上させ,PN信号を生成する回路をFPGAで実現した.パイプライン構造を用いて動作速度を向上させ,18Gbpsの高速符号生成速度を得た.PN信号の出力256bitを相互にスクランブルさせることにより,0または1の連なりの分布が指数関数的である擬似乱数(カオス状態の長さ～10^<21>bit)の取得に成功した. |
| 抄録(英) | Integrated Circuits generating PN signals by 128 bit fixed point calculation of the Logistic map were implemented on FPGA. Fast signal generations of 18Gbps were realized by employing pipe-line structure. 256bit PN signals were scrambled each other and it was observed that successive 0 or 1 distributions were exponential (length of chaotic states～10^<21>bit). |
| キーワード(和) | 固定小数点演算 / FPGA / ロジスティック写像 / 高速符号生成 / カオス状態 / Y_ |
| キーワード(英) | Fixed Point Calculation / FPGA / Logistic Map / Fast Signal Generations / Chaotic States / Y_ |
| 資料番号 | NLP2006-66 |
| 発行日 |
| 研究会情報 | |
| 研究会 | NLP |
|---|---|
| 開催期間 | 2006/11/6(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Nonlinear Problems (NLP) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 128bit固定小数点演算(FPGA)によるロジスティック写像の高速符号生成(I) |
| サブタイトル（和） | |
| タイトル（英） | Fast Signal Generations of the Logistic Map employing 128 bit Fixed Point Calculation (FPGA) (I) |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 固定小数点演算 / Fixed Point Calculation |
| キーワード(2)（和/英） | FPGA / FPGA |
| キーワード(3)（和/英） | ロジスティック写像 / Logistic Map |
| キーワード(4)（和/英） | 高速符号生成 / Fast Signal Generations |
| キーワード(5)（和/英） | カオス状態 / Chaotic States |
| キーワード(6)（和/英） | Y_ |
| 第 1 著者 氏名（和/英） | 浜 淳 / Atsushi HAMA |
| 第 1 著者 所属（和/英） | 長野県工業技術総合センター Nagano Prefecture General Industrial Technology Center |
| 発表年月日 | 2006-11-13 |
| 資料番号 | NLP2006-66 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 344 |
| ページ範囲 | pp.- |
| ページ数 | 4 |
| 発行日 | |