| 講演名 | 2006-11-30 最小p-準クリーク被覆問題に対するハードウェアアルゴリズム(システム設計・開発,デザインガイア2006-VLSI設計の新しい大地を考える研究会) 渡辺 秀一, 北道 淳司, 奥山 祐市, 黒田 研一, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本論文では最小p-準クリーク被覆問題に対するハードウェアアルゴリズムを提案し,それをFPGA上へ実装する.本問題はNP完全として知られ,応用分野の一つに遺伝子発現プロファイル解析がある.本問題の計算時間の削減は遺伝子解析の高速化にとって重要である.本アルゴリズムは計算時間の削減のためニューラルネットワークを採用する.リングネットワークを用いた本アーキテクチャは全てのモジュールが互いに独立して並列動作が可能であるので,本アルゴリズムを高速に実行できる.本手法は既存手法より解の探索能力が高く,計算時間が小さいことを示す. |
| 抄録(英) | This paper proposes a hardware algorithm for the minimum p-quasi clique cover problem, and it is implemented on FPGA. This problem is known as NP-complete and appears in the gene expression profile analysis. The reduction of the calculation time for this problem is important to accelerate the gene analysis. Our algorithm adopts a neural network for the reduction of the calculation time. Our architecture using a ring network can accelerate the execution of our algorithm because all modules can execute in parallel independently. We show our method is better than the existing methods in the searching ability of a solution and the calculation time. |
| キーワード(和) | 最小p-準クリーク被覆問題 / 遺伝子発現プロファイル解析 / ニューラルネットワーク |
| キーワード(英) | The Minimum p-quasi Clique Cover Problem / Gene Expression Profile Analysis / Neural Network |
| 資料番号 | VLD2006-84,DC2006-71 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2006/11/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 最小p-準クリーク被覆問題に対するハードウェアアルゴリズム(システム設計・開発,デザインガイア2006-VLSI設計の新しい大地を考える研究会) |
| サブタイトル（和） | |
| タイトル（英） | A Hardware Algorithm for the Minimum p-quasi Clique Cover Problem |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 最小p-準クリーク被覆問題 / The Minimum p-quasi Clique Cover Problem |
| キーワード(2)（和/英） | 遺伝子発現プロファイル解析 / Gene Expression Profile Analysis |
| キーワード(3)（和/英） | ニューラルネットワーク / Neural Network |
| 第 1 著者 氏名（和/英） | 渡辺 秀一 / Shuichi WATANABE |
| 第 1 著者 所属（和/英） | 会津大学大学院コンピュータ理工学研究科 The Graduate School of Computer Science and Engineering, The University of Aizu |
| 第 2 著者 氏名（和/英） | 北道 淳司 / Junji KITAMICHI |
| 第 2 著者 所属（和/英） | 会津大学大学院コンピュータ理工学研究科 The Graduate School of Computer Science and Engineering, The University of Aizu |
| 第 3 著者 氏名（和/英） | 奥山 祐市 / Yuichi OKUYAMA |
| 第 3 著者 所属（和/英） | 会津大学大学院コンピュータ理工学研究科 The Graduate School of Computer Science and Engineering, The University of Aizu |
| 第 4 著者 氏名（和/英） | 黒田 研一 / Kenichi KURODA |
| 第 4 著者 所属（和/英） | 会津大学大学院コンピュータ理工学研究科 The Graduate School of Computer Science and Engineering, The University of Aizu |
| 発表年月日 | 2006-11-30 |
| 資料番号 | VLD2006-84,DC2006-71 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 389 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |