| 講演名 | 2006-11-30 アプリケーションプロセッサのフォワーディングユニット最適化手法(システム設計手法,デザインガイア2006-VLSI設計の新しい大地を考える研究会) 日浦 敏宏, 小原 俊逸, 史 又華, 戸川 望, 柳澤 政生, 大附 辰夫, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 特定用途向けプロセッサは近年小型,低コスト,高性能に加え,設計時間の短縮が求められている.我々の提案しているアプリケーションプロセッサコア向けHW/SW協調設計システムSPADESは,アプリケーションの実行時間制約を満たす範囲で最小面積のアプリケーションプロセッサを合成することを目的とする.SPADESの面積削減手法は,不要なHWユニットの削減と命令セットの変更をベースとしているが,より面積の小さいプロセッサを合成するには,命令セットの変更を伴わないプロセッサアーキテクチャレベルでの最適化手法が有効であると考えられる.本稿ではフォワーディングユニットについて着目する.一般的なフォワーディングユニットは,プロセッサのパイプライン段数やスロット数が増えると比較対象のデータ数が増え,クリティカルパスになりやすい.そこで従来のフォワーディングユニットよりも1ステージ分早い段階で判定を行う先見判定型のフォワーディングユニットが提案されている.一般的な型と先見判定型は面積/遅延でトレードオフの関係にあり,提案手法はプロセッサアーキテクチャパラメータから最適な方式を選択しHDLを自動生成する.それぞれの方式のフォワーディングユニットHDL記述自動生成システムを実装し,様々なパラメータを与えてフォワーディングユニットのHDL記述の生成を行い,それぞれの面積/遅延にトレードオフの関係にあることが示された. |
| 抄録(英) | To meet the requirements in application specific processor designs, such as area, cost, performance and design time, we have been developing a HW/SW co-design system, called SPADES, which can generate an application specific processor with minimum area on the constraint of the execution time of an application. In SPADES, we reduce the area by reducing unnecessary HW unit and then change the instruction set. However, to change the instruction set will affect the processor architecture. On the other hand, forwarding unit is easy to become the critical path in processors when the processor architecture becomes complex. Thus in this paper, we focus on the forwarding unit for optimization by making a tradeoff between area and delay while without any changes in the instruction set. We also propose a new forwarding unit architecture, called foresight judgment type forwarding unit, which can be incorporated into SPADES to generate HDL description automatically without any knowledge of our system. Experimental results show that the proposed method is more suitable in HW/SW co-design systems to generate the optimized forwarding unit. |
| キーワード(和) | アプリケーションプロセッサ / フォワーディングユニット / HW/SW協調設計 / SPADES |
| キーワード(英) | Application Processor / Forwarding unit / HW/SW co-design / SPADES |
| 資料番号 | VLD2006-80,DC2006-67 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2006/11/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | アプリケーションプロセッサのフォワーディングユニット最適化手法(システム設計手法,デザインガイア2006-VLSI設計の新しい大地を考える研究会) |
| サブタイトル（和） | |
| タイトル（英） | A Forwarding Unit Optimization Method for Application Processors |
| サブタイトル（和） | |
| キーワード(1)（和/英） | アプリケーションプロセッサ / Application Processor |
| キーワード(2)（和/英） | フォワーディングユニット / Forwarding unit |
| キーワード(3)（和/英） | HW/SW協調設計 / HW/SW co-design |
| キーワード(4)（和/英） | SPADES / SPADES |
| 第 1 著者 氏名（和/英） | 日浦 敏宏 / Toshihiro HIURA |
| 第 1 著者 所属（和/英） | 早稲田大学理工学部コンピュータ・ネットワーク工学科 Dept. of Computer Science, Waseda University |
| 第 2 著者 氏名（和/英） | 小原 俊逸 / Shunitsu KOHARA |
| 第 2 著者 所属（和/英） | 早稲田大学理工学部コンピュータ・ネットワーク工学科 Dept. of Computer Science, Waseda University |
| 第 3 著者 氏名（和/英） | 史 又華 / Youhua SHI |
| 第 3 著者 所属（和/英） | 早稲田大学理工学部コンピュータ・ネットワーク工学科 Dept. of Computer Science, Waseda University |
| 第 4 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 4 著者 所属（和/英） | 早稲田大学理工学部コンピュータ・ネットワーク工学科 Dept. of Computer Science, Waseda University |
| 第 5 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 5 著者 所属（和/英） | 早稲田大学理工学部コンピュータ・ネットワーク工学科 Dept. of Computer Science, Waseda University |
| 第 6 著者 氏名（和/英） | 大附 辰夫 / Tatsuo OHTSUKI |
| 第 6 著者 所属（和/英） | 早稲田大学理工学部コンピュータ・ネットワーク工学科 Dept. of Computer Science, Waseda University |
| 発表年月日 | 2006-11-30 |
| 資料番号 | VLD2006-80,DC2006-67 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 389 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |