| 講演名 | 2006-11-30 Routability Driven Via Assignment and Routing for 2-Layer Ball Grid Array Packages , |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | Ball Grid Array packages in which I/O pins are arranged in a grid array pattern realize a number of connections between chips and a printed circuit board, but it takes much time in manual routing. We propose a fast routing method for 2-layer Ball Grid Array packages to support designers. Our method distributes wires evenly on top layer and increases completion ratio of nets by improving via assignment iteratively. |
| キーワード(和) | |
| キーワード(英) | ball grid array / monotonic / package / routing |
| 資料番号 | VLD2006-76,DC2006-63 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2006/11/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | Routability Driven Via Assignment and Routing for 2-Layer Ball Grid Array Packages |
| サブタイトル（和） | |
| キーワード(1)（和/英） | / ball grid array |
| 第 1 著者 氏名（和/英） | / Yoichi TOMIOKA |
| 第 1 著者 所属（和/英） | Department of Communications and Integrated Systems, Tokyo Institute of Technology |
| 発表年月日 | 2006-11-30 |
| 資料番号 | VLD2006-76,DC2006-63 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 389 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |