| 講演名 | 2006-11-30 走行時パワーゲーティングを適用した低消費電力乗算器の物理設計と試作(高速化/低消費電力化II,デザインガイア2006-VLSI設計の新しい大地を考える研究会) 武田 清大, 香嶋 俊裕, 白井 利明, 大久保 直昭, 宇佐美 公良, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では、走行時パワーゲーティング方式を32bit乗算器に適用した際のリーク電力低減効果、遅延時間への影響、ウェイクアップ時の遅延時間への影響を示す。本方式では被演算数の大きさに着目し、片方、もしくは両方の被演算数が16bit以下の大きさであれば、動的にパワーゲーティングを行い、演算に使用しない回路部分でのリーク電力を低減する。この回路についてASPLA90nmプロセスにて設計、試作を行った。レイアウトから抽出したデータをもとにシミュレーション評価した結果、室温状態での消費電力は走行中で最大約56%、待機中で約24%低減可能であることが分かった。走行時パワーゲーティングの適用によって遅延時間は約18%減少し、ウェイクアップ時には遅延時間が約21%増大した。 |
| 抄録(英) | This paper describes a physical design methodology for 32bit multiplier applying Run Time Power Gating (RTPG). This multiplier has a scheme to dynamically reduce the leakage power according to a bit size of multiplied values. If one or both multiplied values have less than 16bit value, power gating is dynamically applied to the part of logic gates that need not to calculate output values. We design and implement this multiplier using ASPLA 90nm technology and analyze the leakage power, the circuit delay and wakeup time overhead. Experimental results show that this scheme enables to reduce the total power of multiplier up to 56% in the active mode, 24% in standby mode respectively under the room temperature. By applying the RTPG, the circuit delay is about 18% faster and wakeup time is about 21% slower than non power gating design. |
| キーワード(和) | MTCMOS回路 / 動的スリープ制御 / 動作時リーク電力 / 消費電力 |
| キーワード(英) | MTCMOS circuits / Dynamic Sleep Control / Active Leakage Power / Power Dissipation |
| 資料番号 | VLD2006-74,DC2006-61 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2006/11/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 走行時パワーゲーティングを適用した低消費電力乗算器の物理設計と試作(高速化/低消費電力化II,デザインガイア2006-VLSI設計の新しい大地を考える研究会) |
| サブタイトル（和） | |
| タイトル（英） | Physical Design for Low-Power Multiplier applying Run time Power Gating |
| サブタイトル（和） | |
| キーワード(1)（和/英） | MTCMOS回路 / MTCMOS circuits |
| キーワード(2)（和/英） | 動的スリープ制御 / Dynamic Sleep Control |
| キーワード(3)（和/英） | 動作時リーク電力 / Active Leakage Power |
| キーワード(4)（和/英） | 消費電力 / Power Dissipation |
| 第 1 著者 氏名（和/英） | 武田 清大 / Seidai TAKEDA |
| 第 1 著者 所属（和/英） | 芝浦工業大学大学院 工学研究科 電気電子情報工学専攻 Graduate School of Engineering, Shibaura Institute of Technology |
| 第 2 著者 氏名（和/英） | 香嶋 俊裕 / Toshihiro KASHIMA |
| 第 2 著者 所属（和/英） | 芝浦工業大学大学院 工学研究科 電気電子情報工学専攻 Graduate School of Engineering, Shibaura Institute of Technology |
| 第 3 著者 氏名（和/英） | 白井 利明 / Toshiaki SHIRAI |
| 第 3 著者 所属（和/英） | 芝浦工業大学 工学部 情報工学科 Department of Information Science and Engineering, Shibaura Institute of Technology |
| 第 4 著者 氏名（和/英） | 大久保 直昭 / Naoaki OHKUBO |
| 第 4 著者 所属（和/英） | 芝浦工業大学大学院 工学研究科 電気電子情報工学専攻 Graduate School of Engineering, Shibaura Institute of Technology |
| 第 5 著者 氏名（和/英） | 宇佐美 公良 / Kimiyoshi USAMI |
| 第 5 著者 所属（和/英） | 芝浦工業大学 工学部 情報工学科 Department of Information Science and Engineering, Shibaura Institute of Technology |
| 発表年月日 | 2006-11-30 |
| 資料番号 | VLD2006-74,DC2006-61 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 389 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |