| 講演名 | 2006-11-30 走行時パワーゲーティングを適用した低消費電力乗算器のアーキテクチャ設計(高速化/低消費電力化II,デザインガイア2006-VLSI設計の新しい大地を考える研究会) 香嶋 俊裕, 武田 清大, 白井 利明, 大久保 直昭, 宇佐美 公良, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年、集積回路の微細化により、リーク電力が急増している。消費電力を低減するためにはダイナミック電力、待機時リーク電力だけでなく、動作時リーク電力を低減することが重要になる。本稿では、32bit×32bit乗算器において、被演算データに対して上位16bitのオールゼロ検出を行うことにより、細粒度でのパワーゲーティングを行う動作時スリープ方式を提案し、設計を行った。また、シミュレーションによる乗算命令におけるオペランドの値の解析を行った。解析を行った結果、32bit×32bitの全ての桁を使う場合は少なく、被演算データがともに上位16bitがオールゼロ、または片方がオールゼロとなる頻度が多いことが明らかとなった。 |
| 抄録(英) | Leakage power of the integrated circuit is increasing rapidly with the transistor scaling. This paper describes a fine-grained runtime power gating technique to reduce active leakage power of a 32bit×32bit multiplier. By detecting all zeroes of higher 16-bit inputs, we dynamically turn off power switches for the circuit portions of the multiplier. We analyzed the value of operands in multiply instructions by simulation. We found that all zeros appear at the higher 16-bits of either or both operands at more than 80% probability in multiply instructions. |
| キーワード(和) | パワーゲーティング / リーク電力 / 乗算器 / 低消費電力 |
| キーワード(英) | Power Gating / Leakage Power / Multiplier / Low Power |
| 資料番号 | VLD2006-73,DC2006-60 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2006/11/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 走行時パワーゲーティングを適用した低消費電力乗算器のアーキテクチャ設計(高速化/低消費電力化II,デザインガイア2006-VLSI設計の新しい大地を考える研究会) |
| サブタイトル（和） | |
| タイトル（英） | Architecture Design for Low-Power Multiplier applying Run time Power Gating |
| サブタイトル（和） | |
| キーワード(1)（和/英） | パワーゲーティング / Power Gating |
| キーワード(2)（和/英） | リーク電力 / Leakage Power |
| キーワード(3)（和/英） | 乗算器 / Multiplier |
| キーワード(4)（和/英） | 低消費電力 / Low Power |
| 第 1 著者 氏名（和/英） | 香嶋 俊裕 / Toshihiro KASHIMA |
| 第 1 著者 所属（和/英） | 芝浦工業大学大学院 工学研究科 電気電子情報工学専攻 Graduate School of Engineering, Shibaura Institute of Technology |
| 第 2 著者 氏名（和/英） | 武田 清大 / Seidai TAKEDA |
| 第 2 著者 所属（和/英） | 芝浦工業大学大学院 工学研究科 電気電子情報工学専攻 Graduate School of Engineering, Shibaura Institute of Technology |
| 第 3 著者 氏名（和/英） | 白井 利明 / Toshiaki SHIRAI |
| 第 3 著者 所属（和/英） | 芝浦工業大学 工学部 情報工学科 Department of Information Science and Engineering, Shibaura Institute of Technology |
| 第 4 著者 氏名（和/英） | 大久保 直昭 / Naoaki OHKUBO |
| 第 4 著者 所属（和/英） | 芝浦工業大学大学院 工学研究科 電気電子情報工学専攻 Graduate School of Engineering, Shibaura Institute of Technology |
| 第 5 著者 氏名（和/英） | 宇佐美 公良 / Kimiyoshi USAMI |
| 第 5 著者 所属（和/英） | 芝浦工業大学 工学部 情報工学科 Department of Information Science and Engineering, Shibaura Institute of Technology |
| 発表年月日 | 2006-11-30 |
| 資料番号 | VLD2006-73,DC2006-60 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 389 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |