講演名 | 2006-11-29 オンチップPLLを用いたLSSD高速スキャンテストとソースシンクロナスDDRインターフェイスのテストへの応用(高速化/低消費電力化I,デザインガイア2006-VLSI設計の新しい大地を考える研究会) 横田 俊彦, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 出荷するモジュール品質の改善のために、オンチップPLLを用いた高速スキャンテストをLSSD設計で行った。また、オンチップPLLを用いたテストの応用としてソースシンクロナスDDR(Double Data Rate)インターフェイスをJTAGを用いてテストする方法を提案する。 |
抄録(英) | High speed scan-based test using on chip PLL has been developed in IBMASIC based on level sensitive scan design (LSSD) in order to improve shipped module quality. Source-synchronous double data rate interface was found to be testable at full function speed via IEEE1149 interface in a similar way and it's implementation has been investigated. |
キーワード(和) | ハイスピードスキャンテスト / オンチップPLL / ACテスト / IEEE1149 / Double data rate / Source synchronous |
キーワード(英) | High speed scan test / On chip PLL / AC test / IEEE1149 / Double data rate / Source synchronous |
資料番号 | VLD2006-71,DC2006-58 |
発行日 |
研究会情報 | |
研究会 | VLD |
---|---|
開催期間 | 2006/11/22(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | VLSI Design Technologies (VLD) |
---|---|
本文の言語 | JPN |
タイトル(和) | オンチップPLLを用いたLSSD高速スキャンテストとソースシンクロナスDDRインターフェイスのテストへの応用(高速化/低消費電力化I,デザインガイア2006-VLSI設計の新しい大地を考える研究会) |
サブタイトル(和) | |
タイトル(英) | LSSD at speed scan test and Source synchronous DDR interface test by 1149 using on chip PLL |
サブタイトル(和) | |
キーワード(1)(和/英) | ハイスピードスキャンテスト / High speed scan test |
キーワード(2)(和/英) | オンチップPLL / On chip PLL |
キーワード(3)(和/英) | ACテスト / AC test |
キーワード(4)(和/英) | IEEE1149 / IEEE1149 |
キーワード(5)(和/英) | Double data rate / Double data rate |
キーワード(6)(和/英) | Source synchronous / Source synchronous |
第 1 著者 氏名(和/英) | 横田 俊彦 / Toshihiko Yokota |
第 1 著者 所属(和/英) | 日本アイビーエム TCS, IBM Japan |
発表年月日 | 2006-11-29 |
資料番号 | VLD2006-71,DC2006-58 |
巻番号(vol) | vol.106 |
号番号(no) | 388 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |