| 講演名 | 2006-11-28 遅延ばらつきを考慮したデータパス合成に関する基礎的考察(動作合成/データパス合成,デザインガイア2006-VLSI設計の新しい大地を考える研究会) 井上 恵介, 金子 峰雄, 岩垣 剛, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 半導体プロセスの微細化に伴い,寄生素子の影響増大,電圧の微弱化が進み,雑音や遅延ばらつきの問題が顕在化してきている.本研究では,遅延ばらつきの下で正しく動作する回路を,有限な任意の遅延ばらつきの下で正しく動作するクロック周期が存在する回路と捉え,そのレジスタ転送レベルの設計条件を明らかにする.また,これに基づいて遅延ばらつきを考慮したレジスタ数最小を保証するレジスタ割り当て手法を示す. |
| 抄録(英) | With the advance of process technologies, the device feature size of a VLSI becomes smaller. As a result, its switching delay is made smaller and its operation speed becomes higher. On the other hand, delay variation, which is due to process variation, temperature variation, power supply noise, coupling noise, etc., becomes relatively larger, and it causes a serious problem. This is because it may force a VLSI to violate the timing constraint. This paper discusses a datapath with a certain class of the robustness to the delay variation. This robustness guarantees that, under any random delay variations, there always exists a clock frequency with which the datapath operates correctly. In this paper, as a first step, we focus on register assignment in designing such a datapath. From a practical point of view, it is important to consider optimizing a datapath in terms of clock frequency, floorplan, power dissipation, etc. However, it is still an open problem, and it will be tackled in future. |
| キーワード(和) | 高位合成 / 遅延変動 / レジスタ割り当て |
| キーワード(英) | High-Level Synthesis / Delay Variation / Register Allocation / Register Assignment |
| 資料番号 | VLD2006-64,DC2006-51 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2006/11/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 遅延ばらつきを考慮したデータパス合成に関する基礎的考察(動作合成/データパス合成,デザインガイア2006-VLSI設計の新しい大地を考える研究会) |
| サブタイトル（和） | |
| タイトル（英） | A Basic Study on Datapath Synthesis Considering Delay Variation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 高位合成 / High-Level Synthesis |
| キーワード(2)（和/英） | 遅延変動 / Delay Variation |
| キーワード(3)（和/英） | レジスタ割り当て / Register Allocation |
| 第 1 著者 氏名（和/英） | 井上 恵介 / Keisuke INOUE |
| 第 1 著者 所属（和/英） | 北陸先端科学技術大学院大学 情報科学研究科 School of Information Science, Japan Advanced Institute of Science and Technology |
| 第 2 著者 氏名（和/英） | 金子 峰雄 / Mineo KANEKO |
| 第 2 著者 所属（和/英） | 北陸先端科学技術大学院大学 情報科学研究科 School of Information Science, Japan Advanced Institute of Science and Technology |
| 第 3 著者 氏名（和/英） | 岩垣 剛 / Tsuyoshi IWAGAKI |
| 第 3 著者 所属（和/英） | 北陸先端科学技術大学院大学 情報科学研究科 School of Information Science, Japan Advanced Institute of Science and Technology |
| 発表年月日 | 2006-11-28 |
| 資料番号 | VLD2006-64,DC2006-51 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 387 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |