| 講演名 | 2006-11-28 LUT段数最小かつ個数極小なLUT型FPGA向けテクノロジ・マッピング(論理・回路設計,デザインガイア2006-VLSI設計の新しい大地を考える研究会) 高田 大河, 松永 裕介, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では,出力におけるLUT段数が最小かつLUT個数が最小なネットワークの生成を目的としたLUT型FPGA向けテクノロジ・マッピングのアルゴリズムを提案する.従来は,LUT段数に関してのみ最小であり,LUT個数に関しては最小である保証がないヒューリスティックな手法が提案されてきた.提案手法は,ネットワーク各部のLUT段数が最小である制約のもとでLUT個数が最小なネットワークを得る問題を厳密に解くものである.提案手法と既存手法の比較実験を行い,提案手法のLUT個数における優位性を示した. |
| 抄録(英) | This paper describes the technology mapping algorithm for LUT based FPGA to minimize the total number of LUTs, under the optimum depth of the mapped LUT network. Some heuristic algorithms have been proposed which derive an LUT network with optimum depth. However those algorithms do not guarantee that the number of LUTs of the LUT network is minimum. The proposed algorithm exactly solves the problem of obtaining LUT network whose number of LUTs is minimum, and the level of each node is minimum. The experiments shows that the proposed algorithm derives LUT networks whose number of LUTs are smaller than the number of LUTs of network which are deribed by the existing algorithms. |
| キーワード(和) | EDA / FPGA / 論理合成 / テクノロジ・マッピング |
| キーワード(英) | EDA / FPGA / Logic Synthesis / Technology Mapping |
| 資料番号 | VLD2006-59,DC2006-46 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2006/11/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | LUT段数最小かつ個数極小なLUT型FPGA向けテクノロジ・マッピング(論理・回路設計,デザインガイア2006-VLSI設計の新しい大地を考える研究会) |
| サブタイトル（和） | |
| タイトル（英） | Depth-Optimum and Area-Optimal Technology Mapping for LUT-based FPGAs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | EDA / EDA |
| キーワード(2)（和/英） | FPGA / FPGA |
| キーワード(3)（和/英） | 論理合成 / Logic Synthesis |
| キーワード(4)（和/英） | テクノロジ・マッピング / Technology Mapping |
| 第 1 著者 氏名（和/英） | 高田 大河 / Taiga TAKATA |
| 第 1 著者 所属（和/英） | 九州大学 大学院システム情報科学府 情報工学専攻 Graduate School of Information Science and Electrical Engineering, Kyushu University |
| 第 2 著者 氏名（和/英） | 松永 裕介 / Yusuke MATSUNAGA |
| 第 2 著者 所属（和/英） | 九州大学 大学院システム情報科学研究院 情報工学部門 Faculty of Information Science and Electrical Engineering, Kyushu University |
| 発表年月日 | 2006-11-28 |
| 資料番号 | VLD2006-59,DC2006-46 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 387 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |