| 講演名 | 2006-11-28 平衡構造に基づく階層テストにおけるテストプラン生成法(VLSIのテストI,デザインガイア2006-VLSI設計の新しい大地を考える研究会) 川原 侑大, 市原 英行, 井上 智生, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 大規模集積回路に対するテスト生成を効率良く行う方法として,階層テスト生成[2],[4],[5],[7]-[10]がある.従来の階層テスト生成では,レジスタ転送レベルデータパスのモジュールごとにテスト生成を行うのが一般的であった.本論文では,階層テスト生成をより効率良く行うために,平衡構造となる部分回路を階層の単位とした階層テスト生成を提案する.これにより,テストプラン生成が容易になり,またテスト実行時間の削減が期待できる.本論文では,この利点をいかし,テスト実行時間を効果的に削減するテストプランを生成するためのヒューリスティックアルゴリズムを提案する.また,実験結果では,提案手法がテスト実行時間を削減できることを示す. |
| 抄録(英) | Hierarchical test generation is an efficient method of test generation for VLSI circuits. Traditional hierarchical test generators perform test generation for each module in the register-transfer level circuits. In this paper, we present a hierarchical test generation method which generates test-patterns for each balanced sub-circuit. Accordingly, the method can reduce the cost of test plan generation as well as the test application time. We propose a heuristic algorithm for generating test plans which can reduce the test application time based on our hierarchical test generation method. Experimental results show that our method can effectively generate test plans with small test application time. |
| キーワード(和) | 階層テスト生成 / テストプラン / データパス / 平衡構造 / テスト実行時間 |
| キーワード(英) | Hierarchical test generation / test plan / datapath / balanced structure / test application time |
| 資料番号 | VLD2006-55,DC2006-42 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2006/11/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 平衡構造に基づく階層テストにおけるテストプラン生成法(VLSIのテストI,デザインガイア2006-VLSI設計の新しい大地を考える研究会) |
| サブタイトル（和） | |
| タイトル（英） | A Method of Test Plan Generation in Hierarchical Test Based on Balanced Structure |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 階層テスト生成 / Hierarchical test generation |
| キーワード(2)（和/英） | テストプラン / test plan |
| キーワード(3)（和/英） | データパス / datapath |
| キーワード(4)（和/英） | 平衡構造 / balanced structure |
| キーワード(5)（和/英） | テスト実行時間 / test application time |
| 第 1 著者 氏名（和/英） | 川原 侑大 / Yudai KAWAHARA |
| 第 1 著者 所属（和/英） | 広島市立大学大学院 情報科学研究科 Graduate School of Information Sciences, Hiroshima City University |
| 第 2 著者 氏名（和/英） | 市原 英行 / Hideyuki ICHIHARA |
| 第 2 著者 所属（和/英） | 広島市立大学 情報科学部 Faculty of Information Sciences, Hiroshima City University |
| 第 3 著者 氏名（和/英） | 井上 智生 / Tomoo INOUE |
| 第 3 著者 所属（和/英） | 広島市立大学 情報科学部 Faculty of Information Sciences, Hiroshima City University |
| 発表年月日 | 2006-11-28 |
| 資料番号 | VLD2006-55,DC2006-42 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 387 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |