| 講演名 | 2006-11-02 RSFQ LSI circuit design approach , |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | We present the methodology and tools developed to design large scale RSFQ circuits. The approach is based on the standard cell library, rsfq65. The design flow includes the construction of the schematic using standard cell library, simulations and inter-cell delay optimization in VHDL. In order to simplify and improve layout design we use standard Cadence tools such as Design Rule Checker (DRC) and Layout Versus Schematic checker (LVS) as well as developed parametric cell library (pcell) and bias current extractor (ERC). |
| キーワード(和) | |
| キーワード(英) | RSFQ / standard cell library / time-delay optimization / VHDL / Cadence |
| 資料番号 | SCE2006-26 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SCE |
|---|---|
| 開催期間 | 2006/10/26(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Superconductive Electronics (SCE) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | RSFQ LSI circuit design approach |
| サブタイトル（和） | |
| キーワード(1)（和/英） | / RSFQ |
| 第 1 著者 氏名（和/英） | / Irina Kataeva |
| 第 1 著者 所属（和/英） | Microtechnology and Nanoscience Department, Chalmers University of Technology |
| 発表年月日 | 2006-11-02 |
| 資料番号 | SCE2006-26 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 334 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |