| 講演名 | 2006-11-30 粒度可変構造を持つ再構成可能論理セル向けテクノロジマッピング手法(リコンフィギャラブルアーキテクチャII,デザインガイア2006-VLSI設計の新しい大地を考える研究会) 中山 英明, 山口 良一, 尼崎 太樹, 松山 和憲, 飯田 全広, 末吉 敏則, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 現在のリコンフィギャラブルロジックデバイスは,論理ブロックの演算粒度によって,粗粒度方式,細粒度方式に大別される.どちらの方式も演算粒度が固定されているため,構造に適したアプリケーションでしか性能を発揮できない.そこで我々は,粒度可変構造を持つ再構成論理セルVGLC(Variable Grain Logic Cell)を提案している.VGLCは,全加算器にメモリを搭載したHC(Hybrid Cell)で構成され,4ビットリップルキャリーアダーや2～4-LUTと同等の機能を実現できる.本論文では,VGLC向けテクノロジマッピングを行うため,UCLAで開発されたテクノロジマッピングツールであるHeteroMapをベースにVGLC-HeteroMapを開発した.ベンチマーク回路を用いてテクノロジマッピングを行い,4-LUTと比較した場合,クリティカルパス遅延において平均38.6%,コンフィギュレーションビット数において平均47.1%削減できた. |
| 抄録(英) | The architecture of reconfigurable logic device are classified into coarse-grain and fine-grain by granularity of basic logic cell. However, Since operation grain of both methods which are fixed, they can exercise performance only in the application that is suitable for structure. To solve this problem, we propose new logic block architecture is called VGLC. The VGLC is consisted of a HC (Hybrid Cell) which has full adder and several memory, and it can implements equivalent function of 4-bit Ripple Carry Adder and 2-4LUT. In This paper, We developed VGLC-HeteroMap based on HeteroMap which is a technology mapping tool developed in UCLA to perform technology mapping for VGLC. When we performed technology mapping with a benchmark circuit, it can reduced an average of 38.6% of critical path delay and an average of 47.1% of configuration bits compared to 4-LUT. |
| キーワード(和) | リコンフィギャラブルロジック / テクノロジマッピング / 粒度 |
| キーワード(英) | reconfigurable logic / technology mapping / granularity |
| 資料番号 | RECONF2006-55 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2006/11/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 粒度可変構造を持つ再構成可能論理セル向けテクノロジマッピング手法(リコンフィギャラブルアーキテクチャII,デザインガイア2006-VLSI設計の新しい大地を考える研究会) |
| サブタイトル（和） | |
| タイトル（英） | Delay Optimized Technology Mapping for Variable Grain Logic Cell |
| サブタイトル（和） | |
| キーワード(1)（和/英） | リコンフィギャラブルロジック / reconfigurable logic |
| キーワード(2)（和/英） | テクノロジマッピング / technology mapping |
| キーワード(3)（和/英） | 粒度 / granularity |
| 第 1 著者 氏名（和/英） | 中山 英明 / Hideaki NAKAYAMA |
| 第 1 著者 所属（和/英） | 熊本大学大学院 自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 第 2 著者 氏名（和/英） | 山口 良一 / Ryoichi YAMAGUCHI |
| 第 2 著者 所属（和/英） | 熊本大学大学院 自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 第 3 著者 氏名（和/英） | 尼崎 太樹 / Motoki AMAGASAKI |
| 第 3 著者 所属（和/英） | 熊本大学大学院 自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 第 4 著者 氏名（和/英） | 松山 和憲 / Kazunori MATSUYAMA |
| 第 4 著者 所属（和/英） | 熊本大学大学院 自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 第 5 著者 氏名（和/英） | 飯田 全広 / Masahiro IIDA |
| 第 5 著者 所属（和/英） | 熊本大学大学院 自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 第 6 著者 氏名（和/英） | 末吉 敏則 / Toshinori SUEYOSHI |
| 第 6 著者 所属（和/英） | 熊本大学大学院 自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 発表年月日 | 2006-11-30 |
| 資料番号 | RECONF2006-55 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 394 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |