| 講演名 | 2006-11-30 EVBDDを用いた数値計算回路の構成(演算手法,デザインガイア2006-VLSI設計の新しい大地を考える研究会) 永山 忍, 笹尾 勤 /, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿は,三角関数,対数関数,平方根演算,逆数演算などの初等関数およびその合成関数を計算する数値計算回路の構成法を提案する.本数値計算回路は,与えられた定義域を不等区間に分割し,各区間毎に関数を多項式で近似する.不等区間分割の実現に,EVBDD(Edge-Valued Binary Decision Diagram)を用いることで,様々な関数を従来手法よりコンパクトかつ高速に実現できる.実験により以下を示す:1)EVBDDを用いた本手法は,MTBDD(Muti-Terminal BDD)を用いた従来手法の7%のメモリ量かつ40%の遅延時間で,不等区間分割を実現できる.2)それにより,本数値計算回路は,従来手法に基づく数値計算回路の38%のメモリ量かつ59%の遅延時間で関数を実現できる. |
| 抄録(英) | This paper presents an architecture and a synthesis method for fast and compact numerical function generators (NFGs) for trigonometric, logarithmic, square root, reciprocal, and combinations of these functions. Our NFG partitions a given domain of the function into non-uniform segments, and approximates the given function by a polynomial function for each segment. By using an edge-valued binary decision digram (EVBDD) to realize the non-uniform segmentation, we can implement fast and compact NFGs for a wide range of functions. Implementation results on an FPGA show that: 1) To realize a non-uniform segmentation, our method using EVBDD requires, on average, only 7% of the memory and 40% of the delay time needed by the existing method using multi-terminal BDD (MTBDD); and therefore, 2) our NFG requires, on average, only 38% of the memory and 59% of the delay time needed by the existing NFG using non-uniform segmentation and MTBDD. Our automatic synthesis system generates such fast and compact NFGs quickly. |
| キーワード(和) | EVBDD / 不等区間分割 / 区分多項式近似 / 数値計算回路 / FPGA実装 |
| キーワード(英) | Edge-valued binary decision diagram (EVBDD) / non-uniform segmentation / piecewise polynomial approximation / numerical function generators (NFGs) / FPGA implementation |
| 資料番号 | RECONF2006-48 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2006/11/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | EVBDDを用いた数値計算回路の構成(演算手法,デザインガイア2006-VLSI設計の新しい大地を考える研究会) |
| サブタイトル（和） | |
| タイトル（英） | Architecture for Numerical Function Generators Using EVBDDs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | EVBDD / Edge-valued binary decision diagram (EVBDD) |
| キーワード(2)（和/英） | 不等区間分割 / non-uniform segmentation |
| キーワード(3)（和/英） | 区分多項式近似 / piecewise polynomial approximation |
| キーワード(4)（和/英） | 数値計算回路 / numerical function generators (NFGs) |
| キーワード(5)（和/英） | FPGA実装 / FPGA implementation |
| 第 1 著者 氏名（和/英） | 永山 忍 / Shinobu NAGAYAMA |
| 第 1 著者 所属（和/英） | 広島市立大学 情報工学科 Department of Computer Engineering, Hiroshima City University |
| 第 2 著者 氏名（和/英） | 笹尾 勤 / / Tsutomu SASAO |
| 第 2 著者 所属（和/英） | 九州工業大学 電子情報工学科 Department of Computer Science and Electronics, Kyushu Institute of Technology |
| 発表年月日 | 2006-11-30 |
| 資料番号 | RECONF2006-48 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 394 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |