| 講演名 | 2006-11-30 AESのS-BOX回路のDPA対策設計(リコンフィギャラブルシステム応用II,デザインガイア2006-VLSI設計の新しい大地を考える研究会) 佐々木 稔, 岩井 啓輔, 黒川 恭一, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | AES(Advanced Encryption Standard)のS-BOX回路部の設計については様々な方式が提案されている.特に合成体を用いた設計は,大幅に回路規模を縮小することができるため,コンパクトな暗号回路の実装に効果的である.また,セキュリティを向上させるため耐タンパ性を備えることが近年重視されており,DPA(Differential Power Analysis)対策として,ランダムマスク方式をS-BOX回路に取り入れた方式も提案されている.本研究では,筆者らが提案したプリミティブゲートレベルのランダムマスク方式MRSL(Modified RSL)に基づいて,合成体を用いたAESのS-BOX回路をFPGA(Virtex1000)に実装した.また,モジュールレベルのランダムマスク方式に分類される森岡らの方式,プリミティブゲートレベルのランダムマスク方式に分類されるTrichinaらの方式,及び鈴木らのRSL(Random Switching Logic)方式についても実装し,各方式の比較を行った.その結果,LUTを効率的に使用できるMRSL方式がDPA耐性,回路規模,及び設計容易性の面で最も有効であることが確認できた. |
| 抄録(英) | Various methods about the design of the S-BOX circuit of AES (Advanced Encryption Standard) have been proposed. Especially, it is effective for a compact cryptsystem to design S-BOX with composite field, because its circuit scale can be greatly reduced. Tamper resistance is nessesary for a secure system in recent years, so that several random masking methods for S-BOX circuit have been proposed as DPA (Differential Power Analysis) countermeasures. In this research, authors propose a S-BOX circuit in AES adapting composite field based on MRSL (Modified RSL) as a random masking method at the primitive gate level, and its implememtation on FPGA (Virtex1000) is also shown. Moreover, other countermeasures such as Masked-AND method poroposed by Trichina, RSL (Random Switching Logic) method proposed by Suzuki, and a method proposed by Morioka are implememeted on FPGA and compared on the stand point of DPA tolerance. As a result, it was confirmed that MRSL can use LUT efficiently, and can be the most effective DPA countermeasure on the standpoint of circuit scale, and simple design. |
| キーワード(和) | 電力差分解析 / サイドチャネル攻撃 / RSL / FPGA |
| キーワード(英) | DPA / Shide-channel attack / RSL / FPGA |
| 資料番号 | RECONF2006-44 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2006/11/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | AESのS-BOX回路のDPA対策設計(リコンフィギャラブルシステム応用II,デザインガイア2006-VLSI設計の新しい大地を考える研究会) |
| サブタイトル（和） | |
| タイトル（英） | A Design of AES S-BOX circuit for DPA countermeasure |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 電力差分解析 / DPA |
| キーワード(2)（和/英） | サイドチャネル攻撃 / Shide-channel attack |
| キーワード(3)（和/英） | RSL / RSL |
| キーワード(4)（和/英） | FPGA / FPGA |
| 第 1 著者 氏名（和/英） | 佐々木 稔 / Minoru SASAKI |
| 第 1 著者 所属（和/英） | 防衛大学校情報工学科 Department of Computer Science, National Defense Academy |
| 第 2 著者 氏名（和/英） | 岩井 啓輔 / Keisuke IWAI |
| 第 2 著者 所属（和/英） | 防衛大学校情報工学科 Department of Computer Science, National Defense Academy |
| 第 3 著者 氏名（和/英） | 黒川 恭一 / Takakazu KUROKAWA |
| 第 3 著者 所属（和/英） | 防衛大学校情報工学科 Department of Computer Science, National Defense Academy |
| 発表年月日 | 2006-11-30 |
| 資料番号 | RECONF2006-44 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 394 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |