講演名 2006-10-05
ソーティング・ネットワークを応用したマルチレベル・シグマデルタ変調信号用演算回路(II)
藤坂 尚登, 神尾 武司, 生岩 量久,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) マルチレベル1次シグマデルタ(SD)変調信号をナイキストレート・マルチビット信号に変換することなく直接的に演算する回路を検討する.本稿では2値ソーティング・ネットワークから成る加算回路を用いて乗算回路やMIN/MAX回路を構成する方法を示す.また,設計した回路の機能を確認し,出力量子化雑音を評価した結果を報告する.
抄録(英) This paper presents a multi-level multipler and multi-level piecewise linear circuits for sigma-delta domain signal processing. The circuits are based on adders built with binary sorting networks. Operations of the proposed circuits are confirmed and their output quality is evaluated.
キーワード(和) シグマデルタ変調 / 乗算回路 / 区分線形回路 / 量子化雑音
キーワード(英) sigma-delta modulator / multiplier / piecewise linear circuits / quantization noise
資料番号 CAS2006-41,NLP2006-64
発行日

研究会情報
研究会 NLP
開催期間 2006/9/28(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Nonlinear Problems (NLP)
本文の言語 JPN
タイトル(和) ソーティング・ネットワークを応用したマルチレベル・シグマデルタ変調信号用演算回路(II)
サブタイトル(和)
タイトル(英) Sorter-based Sigma-Delta Domain Multi-level Operators : Part II
サブタイトル(和)
キーワード(1)(和/英) シグマデルタ変調 / sigma-delta modulator
キーワード(2)(和/英) 乗算回路 / multiplier
キーワード(3)(和/英) 区分線形回路 / piecewise linear circuits
キーワード(4)(和/英) 量子化雑音 / quantization noise
第 1 著者 氏名(和/英) 藤坂 尚登 / Hisato FUJISAKA
第 1 著者 所属(和/英) 広島市立大学情報科学部
Faculty of information Sciences, Hiroshima City University
第 2 著者 氏名(和/英) 神尾 武司 / Takeshi KAMIO
第 2 著者 所属(和/英) 広島市立大学情報科学部
Faculty of information Sciences, Hiroshima City University
第 3 著者 氏名(和/英) 生岩 量久 / Kazuhisa HAEIWA
第 3 著者 所属(和/英) 広島市立大学情報科学部
Faculty of information Sciences, Hiroshima City University
発表年月日 2006-10-05
資料番号 CAS2006-41,NLP2006-64
巻番号(vol) vol.106
号番号(no) 275
ページ範囲 pp.-
ページ数 6
発行日