講演名 2006-09-25
単電子情報システム構築へむけた有機単電子トンネル素子の試作(有機材料・一般)
久保田 徹, 野口 裕, フェルディナンド ペパー,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 近年、情報通信の発展とともに、その情報通信処理デバイス・システムの高機能化と省電力化が必須の課題となっている。そのような、次世代電子デバイスの1つとして、単電子トンネル(SET)素子が挙げられる。またSET素子は、作製面からは微小な中間電極を簡便に作製できること、機能面からは光による制御が容易であることなどから、単一の有機分子を用いたデバイスの開発も行われている。しかし、SET素子は、電子トンネルという量子性やそのほかの特異な電子特性のため、従来のCMOSを中心としたノイマン型アーキテクチャへの親和性が、必ずしも高くない。そのため、SET素子自体の、省電力性や高速性などの特性が、システムとして構築した場合、十分に生かせないことになる。そこで、本報告では、SET素子に十分な親和性を持つ、新規なアーキテクチャの1つである、非同期回路アーキテクチャ、電荷状態ロジックなどについて報告し、あわせて、これらのシステムを有機SET素子で実現するための一端として、有機SET素子分子を多数繋げた回路(ワイヤー)状分子の電子特性について報告する。
抄録(英) Single electron tunneling (SET) Device have attracted great interests due to their potential application in nano-electronics devices and information/communication devices. A typical configuration of this device is a small metal or semiconductor island, so-called Coulomb island. When we use the single molecules for Coulomb island of SET Device, it is easy and useful to make devices and to operate the device characteristics by photo-irradiation. Then, we try to make the single molecular SET device. We try to investigate the electrical and photonics properties of these devices. However, SET device do not have system architect affinity with CMOS architecture. In this report, we introduce the new Delay-Insensitive architecture and Charge-state Logic architecture with good affinity of SET device. And we try to make and study the organic SET device with SET Logic (wire) like molecule in the Island.
キーワード(和) 単電子トンネル素子 / 単一分子素子 / 非同期回路 / 電荷状態ロジック / SETアーキテクチャ
キーワード(英) Single Electron Tunneling Device / Single Molecular Device / Delay-Insensitive Logic / Charge-state Logic / SET Architecture
資料番号 OME2006-80
発行日

研究会情報
研究会 OME
開催期間 2006/9/18(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Organic Material Electronics (OME)
本文の言語 JPN
タイトル(和) 単電子情報システム構築へむけた有機単電子トンネル素子の試作(有機材料・一般)
サブタイトル(和)
タイトル(英) Fabrication of Molecular SET Device for Single Electron Computing System
サブタイトル(和)
キーワード(1)(和/英) 単電子トンネル素子 / Single Electron Tunneling Device
キーワード(2)(和/英) 単一分子素子 / Single Molecular Device
キーワード(3)(和/英) 非同期回路 / Delay-Insensitive Logic
キーワード(4)(和/英) 電荷状態ロジック / Charge-state Logic
キーワード(5)(和/英) SETアーキテクチャ / SET Architecture
第 1 著者 氏名(和/英) 久保田 徹 / Tohru KUBOTA
第 1 著者 所属(和/英) 情報通信研究機構 未来ICTセンター
National Institute of Information and Communication Technology, Kobe Advanced ICT Research Center
第 2 著者 氏名(和/英) 野口 裕 / Yutaka NOGUCHI
第 2 著者 所属(和/英) 情報通信研究機構 未来ICTセンター
National Institute of Information and Communication Technology, Kobe Advanced ICT Research Center
第 3 著者 氏名(和/英) フェルディナンド ペパー / Peper FERDINAND
第 3 著者 所属(和/英) 情報通信研究機構 未来ICTセンター
National Institute of Information and Communication Technology, Kobe Advanced ICT Research Center
発表年月日 2006-09-25
資料番号 OME2006-80
巻番号(vol) vol.106
号番号(no) 252
ページ範囲 pp.-
ページ数 6
発行日