| 講演名 | 2006-09-26 32nmノードMOSFETのための非対称Raised Source/Drain Extension構造の提案 : 究極のプレーナーMOSFET(プロセス・デバイス・回路シミュレーション及び一般) 井本 努, 舘下 八州志, 小林 敏夫, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 新しい非対称raised source/drain extension型MOSFET構造を提案する。この構造では、grooved-gate MOSFETにおいて知られている「コーナー効果」を用いてショートチャネル効果を抑制し、コーナー効果によって生じる電流駆動能力の劣化を非対称な不純物濃度設計によって回避する。これにより、高い電流駆動能力を維持しつつ、製造工程の変動余裕を最大化できる。デバイスシミュレーションの結果、この構造では、エクステンションの接合深さの変動余裕を、電流駆動能力を犠牲にすることなく、最適化した対称構造に比べて3倍に増加させることが可能とわかった。このように、この非対称raised source/drain extension構造は、プレーナー技術で実現する32nmノードMOSFETとして有望な候補の1つと考えられる。 |
| 抄録(英) | A novel asymmetric MOSFET structure is proposed which provides an excellent tradeoff between current drivability and manufacturability for planar MOSFET technology. To achieve this, the "corner effect" is utilized to suppress short channel effects, while degradation in current drivability caused by the corner effect is avoided by an asymmetric design. Using simulation, it is shown that this structure enlarges the tolerance for the junction depth of source/drain extensions by a factor of three, without sacrificing current drivability, compared to the optimal symmetric structure also found in this work. This asymmetric structure is a superior design strategy for planar MOSFETs and can be considered as one of the most promising candidates for 32nm-node MOSFETs. |
| キーワード(和) | 非対称構造 / コーナー効果 / ショートチャネル効果 / 電流駆動能力 / プロセス変動余裕 |
| キーワード(英) | asymmetric structure / corner effect / short channel effects / current drivability / process margin |
| 資料番号 | VLD2006-45,SDM2006-166 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2006/9/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 32nmノードMOSFETのための非対称Raised Source/Drain Extension構造の提案 : 究極のプレーナーMOSFET(プロセス・デバイス・回路シミュレーション及び一般) |
| サブタイトル（和） | |
| タイトル（英） | A Novel Asymmetric Raised Source/Drain Extension Structure for 32nm-node MOSFETs : An Ultimate Planar MOSFET |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 非対称構造 / asymmetric structure |
| キーワード(2)（和/英） | コーナー効果 / corner effect |
| キーワード(3)（和/英） | ショートチャネル効果 / short channel effects |
| キーワード(4)（和/英） | 電流駆動能力 / current drivability |
| キーワード(5)（和/英） | プロセス変動余裕 / process margin |
| 第 1 著者 氏名（和/英） | 井本 努 / Tsutomu IMOTO |
| 第 1 著者 所属（和/英） | ソニー(株) 半導体事業グループテクノロジー開発本部 Semiconductor Technology Development Goup, Semiconductor Business Unit, SONY Corp. |
| 第 2 著者 氏名（和/英） | 舘下 八州志 / Yasushi TATESHITA |
| 第 2 著者 所属（和/英） | ソニー(株) 半導体事業グループテクノロジー開発本部 Semiconductor Technology Development Goup, Semiconductor Business Unit, SONY Corp. |
| 第 3 著者 氏名（和/英） | 小林 敏夫 / Toshio KOBAYASHI |
| 第 3 著者 所属（和/英） | ソニー(株) 半導体事業グループテクノロジー開発本部 Semiconductor Technology Development Goup, Semiconductor Business Unit, SONY Corp. |
| 発表年月日 | 2006-09-26 |
| 資料番号 | VLD2006-45,SDM2006-166 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 255 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |