| 講演名 | 2006-09-26 High-k Gate絶縁膜を持つUnderlap Single-Gate極薄SOI MOSFETのデバイス特性とばらつきの抑制(プロセス・デバイス・回路シミュレーション及び一般) 吉岡 由雅, 大村 泰久, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 短チャネル効果抑制と寄生容量削減による高速動作を目的として最近検討されているunderlapped single-gate ultrathin (USU) SOI MOSFETにおいて、high-κ絶縁膜の導入がGIDL電流の抑制にある程度効果があること、またunderlap距離やSOI膜厚の調整によって動作速度の向上が可能であることを示す。さらに、USU SOI MOSFETには特性ばらつきを抑制する利点があることを示すと共に、アナログ特性への影響についても言及し、USU SOI MOSFETの動作特性の最適な設計指針を述べる。 |
| 抄録(英) | In this technical report, we present performance prospect of underlapped single-gate ultrathin (USU) SOI MOSFET with a high-κ gate dielectric regarding suppression of GIDL current and advancement of switching speed. In addition, USU SOI MOSFET has some advantages such as suppression of device characteristics dispersion as well as suppression of short-channel effects. We also address the design guideline of USU SOI MOSFET in order to gain both better d.c. and a.c. performance. |
| キーワード(和) | 極薄SOI / 真性動作速度 / underlap構造 / GIDL電流 / high-k材料 |
| キーワード(英) | ultrathin SOI / intrinsic delay time / underlap structure / GIDL current / high-k gate dielectric |
| 資料番号 | VLD2006-44,SDM2006-165 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2006/9/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | High-k Gate絶縁膜を持つUnderlap Single-Gate極薄SOI MOSFETのデバイス特性とばらつきの抑制(プロセス・デバイス・回路シミュレーション及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Analysis of Underlapped Single-Gate Ultrathin SOI MOSFET with High-k Gate Dielectric : characteristic advancement and suppression of dispersion |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 極薄SOI / ultrathin SOI |
| キーワード(2)（和/英） | 真性動作速度 / intrinsic delay time |
| キーワード(3)（和/英） | underlap構造 / underlap structure |
| キーワード(4)（和/英） | GIDL電流 / GIDL current |
| キーワード(5)（和/英） | high-k材料 / high-k gate dielectric |
| 第 1 著者 氏名（和/英） | 吉岡 由雅 / Yoshimasa YOSHIOKA |
| 第 1 著者 所属（和/英） | 関西大学 大学院 Graduate School of Engineering, Kansai University |
| 第 2 著者 氏名（和/英） | 大村 泰久 / Yasuhisa OMURA |
| 第 2 著者 所属（和/英） | 関西大学 大学院:関西大学・先端科学技術推進機構 ORDIST, Kansai University |
| 発表年月日 | 2006-09-26 |
| 資料番号 | VLD2006-44,SDM2006-165 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 255 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |