| 講演名 | 2006-09-26 3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善(プロセス・デバイス・回路シミュレーション及び一般) 金村 貴永, 泉田 貴士, 青木 伸俊, 近藤 正樹, 伊藤 早苗, 遠田 利之, 岡野 王俊, 川崎 博久, 八木下 淳史, 金子 明生, 稲葉 聡, 中村 光利, 石丸 一成, 須黒 恭一, 江口 和弘, 石内 秀美, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 3次元プロセス/デバイスシミュレーションを用いてbulk-FinFETの構造とイオン注入条件の最適化を検討した。チャネルのイオン注入条件は、パンチスルー電流が低く、且つ駆動電流が高くなるように最適化した。ストレスライナーを付けたときの応力解析を行った結果、SOI-FinFETよりもbulk-FinFETの方が大きなストレスが発生していることが分かった。Raised Source/Drain(RSD)構造を適用するときには、ソースドレイン拡散層のイオン注入条件を最適化した。ストレスライナーとRSDの組み合わせはbulk-FinFETの駆動電流向上に有効であることが分かった。 |
| 抄録(英) | We discussed the optimization of structure of bulk-FinFETs and ion implantations by using 3-D process and device simulations. The ion implantation for channel region was determined so as to realize higher drive current with lower punch-through current. The analysis of mechanical stress for bulk-FinFETs and SOI-FinFETs revealed that the channel stress induced by a stress liner in the bulk-FinFET was larger than that for the SOI-FinFET. In addition, we applied a raised source/drain (RSD) structure to the bulk-FinFETs and optimized ion implantations in the RSD region. The combination of stress liner and RSD structure is found to be efficient for improving drive current of a bulk-FinFET. |
| キーワード(和) | FinFET / 駆動電流 / パンチスルー電流 / raised source/drain / 移動度向上 / 最適化 / 3次元プロセスシミュレーション / 3次元デバイスシミュレーション / TCAD |
| キーワード(英) | FinFET / drive current / punch-through current / raised source/drain / mobility enhancement / optimization / 3-D process simulation / 3-D device simulation / TCAD |
| 資料番号 | VLD2006-43,SDM2006-164 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2006/9/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善(プロセス・デバイス・回路シミュレーション及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Improvement of Drive Current in Bulk-FinFET using Full 3-D Process/Device Simulations |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FinFET / FinFET |
| キーワード(2)（和/英） | 駆動電流 / drive current |
| キーワード(3)（和/英） | パンチスルー電流 / punch-through current |
| キーワード(4)（和/英） | raised source/drain / raised source/drain |
| キーワード(5)（和/英） | 移動度向上 / mobility enhancement |
| キーワード(6)（和/英） | 最適化 / optimization |
| キーワード(7)（和/英） | 3次元プロセスシミュレーション / 3-D process simulation |
| キーワード(8)（和/英） | 3次元デバイスシミュレーション / 3-D device simulation |
| キーワード(9)（和/英） | TCAD / TCAD |
| 第 1 著者 氏名（和/英） | 金村 貴永 / Takahisa KANEMURA |
| 第 1 著者 所属（和/英） | 半導体研究開発センター:株式会社東芝 Center for Semiconductor Research and Development:Semiconductor Company, Toshiba Corporation |
| 第 2 著者 氏名（和/英） | 泉田 貴士 / Takashi IZUMIDA |
| 第 2 著者 所属（和/英） | 半導体研究開発センター:株式会社東芝 Center for Semiconductor Research and Development:Semiconductor Company, Toshiba Corporation |
| 第 3 著者 氏名（和/英） | 青木 伸俊 / Nobutoshi AOKI |
| 第 3 著者 所属（和/英） | 半導体研究開発センター:株式会社東芝 Center for Semiconductor Research and Development:Semiconductor Company, Toshiba Corporation |
| 第 4 著者 氏名（和/英） | 近藤 正樹 / Masaki KONDO |
| 第 4 著者 所属（和/英） | 半導体研究開発センター:株式会社東芝 Center for Semiconductor Research and Development:Semiconductor Company, Toshiba Corporation |
| 第 5 著者 氏名（和/英） | 伊藤 早苗 / Sanae ITO |
| 第 5 著者 所属（和/英） | 半導体研究開発センター:株式会社東芝 Center for Semiconductor Research and Development:Semiconductor Company, Toshiba Corporation |
| 第 6 著者 氏名（和/英） | 遠田 利之 / Toshiyuki ENDA |
| 第 6 著者 所属（和/英） | 半導体研究開発センター:株式会社東芝 Center for Semiconductor Research and Development:Semiconductor Company, Toshiba Corporation |
| 第 7 著者 氏名（和/英） | 岡野 王俊 / Kimitoshi OKANO |
| 第 7 著者 所属（和/英） | 半導体研究開発センター:株式会社東芝 Center for Semiconductor Research and Development:Semiconductor Company, Toshiba Corporation |
| 第 8 著者 氏名（和/英） | 川崎 博久 / Hirohisa KAWASAKI |
| 第 8 著者 所属（和/英） | 半導体研究開発センター:株式会社東芝 Center for Semiconductor Research and Development:Semiconductor Company, Toshiba Corporation |
| 第 9 著者 氏名（和/英） | 八木下 淳史 / Atsushi YAGISHITA |
| 第 9 著者 所属（和/英） | プロセス技術推進センター:株式会社東芝 Process & Manufacturing Engineering Center:Semiconductor Company, Toshiba Corporation |
| 第 10 著者 氏名（和/英） | 金子 明生 / Akio KANEKO |
| 第 10 著者 所属（和/英） | プロセス技術推進センター:株式会社東芝 Process & Manufacturing Engineering Center:Semiconductor Company, Toshiba Corporation |
| 第 11 著者 氏名（和/英） | 稲葉 聡 / Satoshi INABA |
| 第 11 著者 所属（和/英） | 半導体研究開発センター:株式会社東芝 Center for Semiconductor Research and Development:Semiconductor Company, Toshiba Corporation |
| 第 12 著者 氏名（和/英） | 中村 光利 / Mitsutoshi NAKAMURA |
| 第 12 著者 所属（和/英） | 半導体研究開発センター:株式会社東芝 Center for Semiconductor Research and Development:Semiconductor Company, Toshiba Corporation |
| 第 13 著者 氏名（和/英） | 石丸 一成 / Kazunari ISHIMARU |
| 第 13 著者 所属（和/英） | 半導体研究開発センター:株式会社東芝 Center for Semiconductor Research and Development:Semiconductor Company, Toshiba Corporation |
| 第 14 著者 氏名（和/英） | 須黒 恭一 / Kyoichi SUGURO |
| 第 14 著者 所属（和/英） | プロセス技術推進センター:株式会社東芝 Process & Manufacturing Engineering Center:Semiconductor Company, Toshiba Corporation |
| 第 15 著者 氏名（和/英） | 江口 和弘 / Kazuhiro EGUCHI |
| 第 15 著者 所属（和/英） | プロセス技術推進センター:株式会社東芝 Process & Manufacturing Engineering Center:Semiconductor Company, Toshiba Corporation |
| 第 16 著者 氏名（和/英） | 石内 秀美 / Hidemi ISHIUCHI |
| 第 16 著者 所属（和/英） | 半導体研究開発センター:株式会社東芝 Center for Semiconductor Research and Development:Semiconductor Company, Toshiba Corporation |
| 発表年月日 | 2006-09-26 |
| 資料番号 | VLD2006-43,SDM2006-164 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 255 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |