| 講演名 | 2006-09-15 FPGA実装に適した多項式近似に基づく数値計算回路(アプリケーション高速化,リコンフィギャラブルシステム,一般) 永山 忍, 笹尾 勤 /, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿は,k+1回微分可能な関数のk次多項式近似に基づく数値計算回路の構成とその自動合成法を示す.本数値計算回路は,多項式の次数kを増加することによって実装に必要なメモリ量を削減できるが,その一方で,実装に必要な論理素子や乗算器の数が増加する.このトレードオフを考慮し,FPGA上で使用可能なハードウェアリソースの量に応じて最も効率の良い数値計算回路を得るために,本稿では,FPGA使用率という尺度を導入し,最適な次数kを求める.実験により以下を示す:FPGA上のすべてのハードウェアリソースを使えるとき,1)低精度(17ビット精度まで)では,線形近似が最も効率の良い実装をもたらす.2)高精度(18ビットから24ビット精度まで)では,二次多項式近似が最も効率の良い実装をもたらす. |
| 抄録(英) | This paper presents an architecture and a synthesis method for numerical function generators (NFGs) based on a kth-order polynomial approximation of a numerical function that is (k+1)-times differentiate. By increasing the polynomial order k, we can reduce the memory size of NFGs for a wide range of functions. On the other hand, larger k requires more logic elements and multipliers. To generate the most efficient NFGs depending on the unused hardware resources in an FPGA, we introduce the FPGA utilization measure, and find an optimum polynomial order k. Experimental results show that: when all hardware resources in an FPGA can be used for a single NFG, 1) for low-precision (up to 17 bits), 1st-order polynomial approximation produces the most efficient implementation; and 2) for high-precision (18 to 24 bits), 2nd-order polynomial approximation produces the most efficient implementation. |
| キーワード(和) | 不等区間分割 / LUTカスケード / Chebyshev近似多項式 / 数値計算回路 / FPGA使用率 |
| キーワード(英) | Non-uniform segmentation / LUT cascades / Chebyshev approximation polynomial / numerical function generators (NFGs) / FPGA utilization measure |
| 資料番号 | RECONF2006-29 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2006/9/8(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | FPGA実装に適した多項式近似に基づく数値計算回路(アプリケーション高速化,リコンフィギャラブルシステム,一般) |
| サブタイトル（和） | |
| タイトル（英） | Numerical Function Generators Based on Polynomial Approximation Suitable for FPGA Implementation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 不等区間分割 / Non-uniform segmentation |
| キーワード(2)（和/英） | LUTカスケード / LUT cascades |
| キーワード(3)（和/英） | Chebyshev近似多項式 / Chebyshev approximation polynomial |
| キーワード(4)（和/英） | 数値計算回路 / numerical function generators (NFGs) |
| キーワード(5)（和/英） | FPGA使用率 / FPGA utilization measure |
| 第 1 著者 氏名（和/英） | 永山 忍 / Shinobu NAGAYAMA |
| 第 1 著者 所属（和/英） | 広島市立大学 情報工学科 Department of Computer Engineering, Hiroshima City University |
| 第 2 著者 氏名（和/英） | 笹尾 勤 / / Tsutomu SASAO |
| 第 2 著者 所属（和/英） | 九州工業大学 電子情報工学科 Department of Computer Science and Electronics, Kyushu Institute of Technology |
| 発表年月日 | 2006-09-15 |
| 資料番号 | RECONF2006-29 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 247 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |