講演名 2006-09-14
光再構成ゲートアレイの製造不良耐性(デバイス,リコンフィギャラブルシステム,一般)
日高 亮, 渡邊 実, 小林 史典,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 近年,半導体技術の進歩に伴い,製造チップの歩留まりは低下する傾向にある.一般に歩留まりとダイサイズはトレードオフの関係にあり,歩留まりを良くする為にダイサイズを大きくできない問題点がある.我々は,この改善のため,ホログラムを光メモリとして用い,光バスを使用して再構成データをパラレル転送できるデバイス,光再構成ゲートアレイを開発している.本稿では,パラレル転送がもたらすチップ製造不良への耐性,また、ホログラムメモリ単体の不良に対する耐性を実験的に示し,光再構成型ゲートアレイ全体の製造不良耐性を明らかにする.
抄録(英) Recently, as VLSI process technologies are progressed, the defective fractions of VLSIs are more increased and the die sizes have to be smaller to decrease the number of defective chips. However, since the need for non-defective large die chips is increased day-by-day, we have developed optically reconfigurable gate arrays (ORGAs) with a parallel programming capablity. This paper presents a high manufacturing defect tolerance of the optically programmable architecture that combines high manufacturing defect tolerance-holographic memory onto an ORGA-VLSI with a parallel programming capablity.
キーワード(和) FPGA / ORGA / ホログラムメモリ
キーワード(英) FPGAs / ORGAs / Holographic memory
資料番号 RECONF2006-20
発行日

研究会情報
研究会 RECONF
開催期間 2006/9/7(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Reconfigurable Systems (RECONF)
本文の言語 JPN
タイトル(和) 光再構成ゲートアレイの製造不良耐性(デバイス,リコンフィギャラブルシステム,一般)
サブタイトル(和)
タイトル(英) An Optically Reconfigurable Gate Array with manufacturing defect tolerance
サブタイトル(和)
キーワード(1)(和/英) FPGA / FPGAs
キーワード(2)(和/英) ORGA / ORGAs
キーワード(3)(和/英) ホログラムメモリ / Holographic memory
第 1 著者 氏名(和/英) 日高 亮 / Ryo HIDAKA
第 1 著者 所属(和/英) 九州工業大学 情報工学部
Kyushu Institute of Technology
第 2 著者 氏名(和/英) 渡邊 実 / Minoru WATANABE
第 2 著者 所属(和/英) 九州工業大学 情報工学部
Kyushu Institute of Technology
第 3 著者 氏名(和/英) 小林 史典 / Fuminori KOBAYASHI
第 3 著者 所属(和/英) 九州工業大学 情報工学部
Kyushu Institute of Technology
発表年月日 2006-09-14
資料番号 RECONF2006-20
巻番号(vol) vol.106
号番号(no) 246
ページ範囲 pp.-
ページ数 5
発行日