| 講演名 | 2006/7/25 過渡故障に耐性を持つ時間冗長プロセッサの検討(耐過度故障,SWoPP2006) 木村 真琴, 新井 雅之, 福本 聡, 岩崎 一彦, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 半導体製造プロセスの微細化,またそれに伴う動作周波数の向上,低消費電力化などによって,過渡故障がデジタル回路に与える影響が深刻化しつつある.本稿では,電磁波に起因する過渡故障に耐性を持つことを目的とした時間冗長プロセッサを検討した.まず,キャパシタ放電による電磁波がFPGA上に実装された順序回路に与える影響を調べる実験を行い,その結果に基づいて故障モデルを決定した.次に,この故障モデルに耐性を持つように時間冗長プロセッサを設計し,FPGA上に実装して,過渡故障に対する耐性を評価した. |
| 抄録(英) | With the advancements of semiconductor manufacturing technology into deep-submicron process, accompanied by higher frequency and lower power consumption, transient faults have become to affect to digital circuits more seriously. In this paper, we discussed about a time redundancy processor aiming at tolerating transient faults caused by electromagnetic waves. First, we evaluated the effects of electromagnetic waves caused by discharge of a capacitor to a sequential circuit which is implemented on an FPGA, and then we established the fault model according to the experimental results. Next, we designed the time redundancy processor that can tolerate the established fault model. We implemented the proposed processor on an FPGA and evaluated its resistance property to transient faults. |
| キーワード(和) | 過渡故障 / 電磁波 / ソフトエラー / 時間冗長 / FPGA |
| キーワード(英) | Transient faults / Electromagnetic wave / Soft error / Time redundancy / FPGA |
| 資料番号 | DC2006-15 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2006/7/25(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 過渡故障に耐性を持つ時間冗長プロセッサの検討(耐過度故障,SWoPP2006) |
| サブタイトル（和） | |
| タイトル（英） | Consideration of Time Redundancy Processor with the Tolerance to Transient Faults |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 過渡故障 / Transient faults |
| キーワード(2)（和/英） | 電磁波 / Electromagnetic wave |
| キーワード(3)（和/英） | ソフトエラー / Soft error |
| キーワード(4)（和/英） | 時間冗長 / Time redundancy |
| キーワード(5)（和/英） | FPGA / FPGA |
| 第 1 著者 氏名（和/英） | 木村 真琴 / Makoto KIMURA |
| 第 1 著者 所属（和/英） | 首都大学東京大学院 システムデザイン研究科 システムデザイン専攻 情報通信システム工学専修 Tokyo Metropolitan University |
| 第 2 著者 氏名（和/英） | 新井 雅之 / Masayuki ARAI |
| 第 2 著者 所属（和/英） | 首都大学東京大学院 システムデザイン研究科 システムデザイン専攻 情報通信システム工学専修 Tokyo Metropolitan University |
| 第 3 著者 氏名（和/英） | 福本 聡 / Satoshi FUKUMOTO |
| 第 3 著者 所属（和/英） | 首都大学東京大学院 システムデザイン研究科 システムデザイン専攻 情報通信システム工学専修 Tokyo Metropolitan University |
| 第 4 著者 氏名（和/英） | 岩崎 一彦 / Kazuhiko IWASAKI |
| 第 4 著者 所属（和/英） | 首都大学東京大学院 システムデザイン研究科 システムデザイン専攻 情報通信システム工学専修 Tokyo Metropolitan University |
| 発表年月日 | 2006/7/25 |
| 資料番号 | DC2006-15 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 198 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |