講演名 | 2006/6/26 MCML (MOS Current Mode Logic)インバーター回路における許容しきい値電圧ばらつきのガイドライン 羅 炯竣, 末光 眞希, 遠藤 哲郎, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 本論文では、HSPICEシミュレーションを用いてMCML(MOS Current Mode Logic)におけるしきい値電圧ばらつきの許容値のガイドラインを示す。MCMLの安定動作の指標となるバイアスオフセット電圧ΔV_BのNMOS、PMOSのしきい値電圧ばらつきに対する依存性を明らかにした。このバイアスオフセット電圧ΔV_Bは、入力信号のベース電圧と出力信号のベース電圧の電圧差で定義される。さらにMCMLにおいて、ΔV_B≦50mV、及び、ΔV_B≦100mVを満たすために要求されるNMOSとPMOSのしきい値電圧におけるばらつきの許容量を、それぞれ定量的に示した。この許容しきい値電圧ばらつきのガイドラインより、MCMLの安定性を改善するためにはNMOSのしきい値電圧ばらつきを抑制することが有効であることを明らかにした。 |
抄録(英) | In this paper, the guideline of tolerable threshold voltage (Vth) fluctuation of MOS Current Mode Logic (MCML) was presented by using HSPICE simulations. The dependence of bias offset voltage ΔV_B, that is defined as (base voltage of output waveform) - (base voltage of input wave form), on Vth fluctuation of NMOS and PMOS was investigated. The tolerable Vth fluctuation of NMOS and PMOS that satisfies ΔV_B≦50mV and ΔV_B≦100mV in MCML inverter was shown, respectively. With using this proposed guideline of tolerable Vth fluctuation, we clarified that in order to improve the stability of MCML inverter, it is effective to suppress the Vth fluctuation of NMOS. |
キーワード(和) | MCML / しきい値電圧ばらつき / 安定性 / HSPICEシミュレーション / NMOS / PMOS |
キーワード(英) | MCML / Vth Fluctuation / Stability / HSPICE Simulation / NMOS / PMOS |
資料番号 | ED2006-103,SDM2006-111 |
発行日 |
研究会情報 | |
研究会 | SDM |
---|---|
開催期間 | 2006/6/26(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Silicon Device and Materials (SDM) |
---|---|
本文の言語 | ENG |
タイトル(和) | MCML (MOS Current Mode Logic)インバーター回路における許容しきい値電圧ばらつきのガイドライン |
サブタイトル(和) | |
タイトル(英) | The Guideline of Tolerable Vth Fluctuation for MCML (MOS Current Mode Logic) Inverter Circuit(Session 8A Silicon Devices V) |
サブタイトル(和) | |
キーワード(1)(和/英) | MCML / MCML |
キーワード(2)(和/英) | しきい値電圧ばらつき / Vth Fluctuation |
キーワード(3)(和/英) | 安定性 / Stability |
キーワード(4)(和/英) | HSPICEシミュレーション / HSPICE Simulation |
キーワード(5)(和/英) | NMOS / NMOS |
キーワード(6)(和/英) | PMOS / PMOS |
第 1 著者 氏名(和/英) | 羅 炯竣 / Hyoung-jun NA |
第 1 著者 所属(和/英) | 東北大学学際科学国際高等研究センター Center for Interdisciplinary Research, Tohoku University |
第 2 著者 氏名(和/英) | 末光 眞希 / Maki SUEMITSU |
第 2 著者 所属(和/英) | 東北大学学際科学国際高等研究センター Center for Interdisciplinary Research, Tohoku University |
第 3 著者 氏名(和/英) | 遠藤 哲郎 / Tetsuo ENDOH |
第 3 著者 所属(和/英) | 東北大学電気通信研究所 Research Institute of Electrical Communication, Tohoku University |
発表年月日 | 2006/6/26 |
資料番号 | ED2006-103,SDM2006-111 |
巻番号(vol) | vol.106 |
号番号(no) | 138 |
ページ範囲 | pp.- |
ページ数 | 4 |
発行日 |