講演名 2006/6/26
寄生容量低減によるHEMTIC動作速度の向上
牧山 剛三, 高橋 剛, 鈴木 俊秀, 多木 俊裕, 原 直紀,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 我々は、配線層間膜起因のゲート寄生容量を低減するためのデバイス技術を開発し、InP-HEMTを集積化したT-FFを90GHzで動作させることを可能にした。今回の報告では、試作したデバイスのSパラメータを解析し、容量低減効果を詳細に検証した。
抄録(英) We developed a process technology to remove parasitic capacitance around gate electrode originated in interconnecting layer of circuits. This process enabled us to increase the operating speed of integrated circuit, and we reported 90 GHz operation of a static T-FF circuit. We evaluated S-parameter precisely and confirmed the effect of reducing parasitic capacitance. This process technology has potential to further improve cutoff frequency, f_T, by further reducing the length of the gate electrode.
キーワード(和)
キーワード(英) CAVE / parasitic capacitance / circuit-speed
資料番号 ED2006-96,SDM2006-104
発行日

研究会情報
研究会 SDM
開催期間 2006/6/26(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Silicon Device and Materials (SDM)
本文の言語 ENG
タイトル(和) 寄生容量低減によるHEMTIC動作速度の向上
サブタイトル(和)
タイトル(英) Improvement of circuit-speed of HEMTs IC by reducing the parasitic capacitance(Session 7B Compound Semiconductor Devices III)
サブタイトル(和)
キーワード(1)(和/英) / CAVE
第 1 著者 氏名(和/英) 牧山 剛三 / Kozo MAKIYAMA
第 1 著者 所属(和/英) 富士通株式会社
Fujitsu Limited
第 2 著者 氏名(和/英) 高橋 剛 / Tsuyoshi TAKAHASHI
第 2 著者 所属(和/英) 富士通株式会社
Fujitsu Limited
第 3 著者 氏名(和/英) 鈴木 俊秀 / Toshihide SUZUKI
第 3 著者 所属(和/英) 富士通株式会社
Fujitsu Limited
第 4 著者 氏名(和/英) 多木 俊裕 / Toshihiro OHKI
第 4 著者 所属(和/英) 株式会社 富士通研究所
Fujitsu Laboratories Ltd.
第 5 著者 氏名(和/英) 原 直紀 / Naoki KARA
第 5 著者 所属(和/英) 富士通株式会社
Fujitsu Limited
発表年月日 2006/6/26
資料番号 ED2006-96,SDM2006-104
巻番号(vol) vol.106
号番号(no) 138
ページ範囲 pp.-
ページ数 6
発行日