講演名	2006/6/26 SiGe Source and Drain for Performance Boosting of Peripheral PMOS Transistor in High Density 4 Gb DRAM Technologies(Session 7A Silicon Devices IV,AWAD2006) ,
PDFダウンロードページ	PDFダウンロードページへ
抄録(和)
抄録(英)	Recently, the recessed SiGe source and drain (SD) structure is widely applied for boosting the performance of pMOS transistor due to the enhanced hole mobility. In this study, the SiGe SD structure was embedded in the peripheral pMOS transistor of DRAM for the first time. We used about 20 at.% of Ge contents for the SiGe SD layer and more than 40% of I_ improvement in the pMOS transistor was shown without any degradation of the peripheral nMOS transistor properties. The low sheet resistance of the SiGe layer and the contact resistance between metal and SiGe layer as well as the compressive stress in the channel region are believed to be the origin of the performance gain in the pMOS. It was also confirmed that the Si elevated SD structure after the SiGe SD formation reduced the performance enhancement in the pMOS, which was also shown in the simulated results..
キーワード(和)
キーワード(英)	DRAM / SiGe source and drain / Si elevated source and drain / selective epitaxial growth (SEG) / Stress
資料番号	ED2006-89,SDM2006-97
発行日

研究会情報
研究会	SDM
開催期間	2006/6/26(から1日開催)
開催地（和）
開催地（英）
テーマ（和）
テーマ（英）
委員長氏名（和）
委員長氏名（英）
副委員長氏名（和）
副委員長氏名（英）
幹事氏名（和）
幹事氏名（英）
幹事補佐氏名（和）
幹事補佐氏名（英）

講演論文情報詳細
申込み研究会	Silicon Device and Materials (SDM)
本文の言語	ENG
タイトル（和）
サブタイトル（和）
タイトル（英）	SiGe Source and Drain for Performance Boosting of Peripheral PMOS Transistor in High Density 4 Gb DRAM Technologies(Session 7A Silicon Devices IV,AWAD2006)
サブタイトル（和）
キーワード(1)（和/英）	/ DRAM
第 1 著者 氏名（和/英）	/ InSoo Jung
第 1 著者 所属（和/英）	Process Development Team, Memory Division, Semiconductor Business, Samsung Electronics Co., Ltd.
発表年月日	2006/6/26
資料番号	ED2006-89,SDM2006-97
巻番号（vol）	vol.106
号番号（no）	138
ページ範囲	pp.-
ページ数	4
発行日