講演名 2006/6/26
先端CMOS向けHigh-k/メタルゲートスタック技術
奈良 安雄,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) CMOSデバイスの更なる性能向上に対しては、従来のような微細化技術のみでは既に限界に来ており、歪シリコン技術、メタルゲート技術、High-kゲート絶縁膜技術、薄膜ボディSOI、マルチゲート構造などの新しい技術の導入と共にスケーリングを行っておく必要がある。これらの中でもゲート電極とゲート絶縁膜技術(ゲートスタック技術)は今後の微細化CMOSにおける共通の課題であると思われる。本講演では、今後のゲートスタック技術としてHigh-kゲート絶縁膜とメタルゲート電極を取り上げ、最近の開発成果について述べる。
抄録(英) In order to obtain high performance CMOS devices with scaled dimensions, introduction of new technologies into the front-end fabrication process are required and therefore technologies such as strained channel, metal gate, high-k gate dielectrics, thin body SOI, and multi-gate transistor, are proposed so far. Among these technologies, gate stack technology is common key issue for scaled CMOS devices. In this presentation, gate stack technology using high-k gate dielectrics and metal gate will be discussed, and recent achievements of these technologies will be reviewed.
キーワード(和) CMOS / ゲートスタック / ゲート絶縁膜 / High-kゲート絶縁膜 / メタルゲート
キーワード(英) CMOS / Gate stack / Gate Dielectrics / High-k Gate Dielectrics / Metal gate
資料番号 ED2006-74,SDM2006-82
発行日

研究会情報
研究会 SDM
開催期間 2006/6/26(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Silicon Device and Materials (SDM)
本文の言語 ENG
タイトル(和) 先端CMOS向けHigh-k/メタルゲートスタック技術
サブタイトル(和)
タイトル(英) High-k/Metal Gate Stack for Advanced CMOS(Session 4 Silicon Devices II,AWAD2006)
サブタイトル(和)
キーワード(1)(和/英) CMOS / CMOS
キーワード(2)(和/英) ゲートスタック / Gate stack
キーワード(3)(和/英) ゲート絶縁膜 / Gate Dielectrics
キーワード(4)(和/英) High-kゲート絶縁膜 / High-k Gate Dielectrics
キーワード(5)(和/英) メタルゲート / Metal gate
第 1 著者 氏名(和/英) 奈良 安雄 / Yasuo NARA
第 1 著者 所属(和/英) (株)半導体先端テクノロジーズ
Semiconductor Leading Edge Technologies, Inc.
発表年月日 2006/6/26
資料番号 ED2006-74,SDM2006-82
巻番号(vol) vol.106
号番号(no) 138
ページ範囲 pp.-
ページ数 4
発行日