| 講演名 | 2006-07-20 コプロセッサの2倍のビット長をもつモンゴメリ乗算 吉野 雅之, 桶屋 勝幸, ヴィオム カミーユ, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では,nビットのモンゴメリ乗算を実行するコプロセッサを用い,2nビットのモンゴメリ乗算を計算する手法を提案する.RSA暗号を代表とする公開鍵暗号系は,安全性を確保するため,年々より長いビット長を要求している.その一方,ICカード等が暗号処理に利用するコプロセッサのビット長は固定であり,一部のコプロセッサは増加するRSA暗号のビット長に対応できない.本稿では,コプロセッサに変更を加えずに,コプロセッサのビット長以上のRSA暗号を実現する計算手法を提案する.古典的な剰余演算に基づく他のビット長2倍化技術と異なり,本稿で提案する手法は,多くのコプロセッサが採用するモンゴメリ乗算に着目し,その計算の高速性を生かすように設計した. |
| 抄録(英) | We present a novel approach for computing 2n-bit Montgomery multiplications with n-bit hardware Montgomery multipliers. Smartcards are usually equipped with such hardware Montgomery multipliers; however, due to progresses in factoring algorithms, the recommended bit length of public-key schemes such as RSA is steadily increasing, making the hardware quickly obsolete. Thanks to our double-size technique, one can re-use the existing hardware while keeping pace with the latest security requirements. Unlike the other double-size techniques which rely on classical n-bit modular multipliers, our idea is tailored to take advantage of n-bit Montgomery multipliers. Thus, our technique increases the perenniality of existing products without compromises in terms of security. |
| キーワード(和) | モンゴメリ乗算 / ビット長2倍化技術 / RSA暗号 / コプロセッサ / ICカード |
| キーワード(英) | Montgomery multiplication / double-size technique / RSA / crypto-coprocessor / smartcard |
| 資料番号 | ISEC2006-21,SITE2006-18 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SITE |
|---|---|
| 開催期間 | 2006/7/13(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Social Implications of Technology and Information Ethics (SITE) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | コプロセッサの2倍のビット長をもつモンゴメリ乗算 |
| サブタイトル（和） | |
| タイトル（英） | Double-Size Montgomery Multiplication of a Crypto-Coprocessor |
| サブタイトル（和） | |
| キーワード(1)（和/英） | モンゴメリ乗算 / Montgomery multiplication |
| キーワード(2)（和/英） | ビット長2倍化技術 / double-size technique |
| キーワード(3)（和/英） | RSA暗号 / RSA |
| キーワード(4)（和/英） | コプロセッサ / crypto-coprocessor |
| キーワード(5)（和/英） | ICカード / smartcard |
| 第 1 著者 氏名（和/英） | 吉野 雅之 / Masayuki YOSHINO |
| 第 1 著者 所属（和/英） | (株)日立製作所システム開発研究所 Hitachi, Ltd., Systems Development Laboratory |
| 第 2 著者 氏名（和/英） | 桶屋 勝幸 / Katsuyuki OKEYA |
| 第 2 著者 所属（和/英） | (株)日立製作所システム開発研究所 Hitachi, Ltd., Systems Development Laboratory |
| 第 3 著者 氏名（和/英） | ヴィオム カミーユ / Camille VUILLAUME |
| 第 3 著者 所属（和/英） | (株)日立製作所システム開発研究所 Hitachi, Ltd., Systems Development Laboratory |
| 発表年月日 | 2006-07-20 |
| 資料番号 | ISEC2006-21,SITE2006-18 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 174 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |