講演名 2006-07-06
完全非同期SFQマイクロプロセッサの試作(SQUID,一般)
信森 祐扶, 中宮 和徳, 西海 尚伸, 吉川 信行,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) クロック周波数が数十GHzに達するSFQ論理回路において、同期設計ではクロック配分やタイミング設計が困難であり、より大規模なシステムでは非同期設計の利用が必要となってくる。そこで我々は、非同期SFQマイクロプロセッサの研究を行っている。非同期設計手法としては、回路ブロック間の制御にハンドシェイキング、回路ブロック間のデータ転送にDDST(Data-Driven Self Timing)を用いており、ハンドシェイキングにおいては遅延最適化モデルに基づいて性能向上を行なった。本発表ではこれらに基づいた非同期SFQマイクロプロセッサSCRAM2の設計と実装について述べる。更に要素回路とシステム全体の動作テストを行なった結果について報告する。
抄録(英) Pico-second timing design in the chip-level clock distribution of synchronous RSFQ digital systems is very difficult and time consuming. In order to make the timing design easy and to investigate the asynchronous timing design, we have been developing a fully asynchronous RSFQ microprocessor named SCRAM2, as a test vehicle. In the SCRAM2, the data-driven self-timed (DDST) architecture is used for the design of circuit blocks, and a hand shaking protocol is used for controlling the data flow between the circuit blocks. We have also enhanced the performance of the hand shaking system based on a delay optimization model. In this paper, we have designed, implemented and tested SCRAM2 microprocessor. The correct operations of all circuit components of SCRAM2 were confirmed.
キーワード(和) SFQ / 非同期設計 / マイクロプロセッサ / パイプライン / ハンドシェイキング / DDST / BDD
キーワード(英) SFQ / Asynchronous design / Microprocessor / Pipeline / Handshaking / DDST / BDD
資料番号 SCE2006-13
発行日

研究会情報
研究会 SCE
開催期間 2006/6/29(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Superconductive Electronics (SCE)
本文の言語 JPN
タイトル(和) 完全非同期SFQマイクロプロセッサの試作(SQUID,一般)
サブタイトル(和)
タイトル(英) Implementation of the Fully Asynchronous SFQ Microprocessor SCRAM2
サブタイトル(和)
キーワード(1)(和/英) SFQ / SFQ
キーワード(2)(和/英) 非同期設計 / Asynchronous design
キーワード(3)(和/英) マイクロプロセッサ / Microprocessor
キーワード(4)(和/英) パイプライン / Pipeline
キーワード(5)(和/英) ハンドシェイキング / Handshaking
キーワード(6)(和/英) DDST / DDST
キーワード(7)(和/英) BDD / BDD
第 1 著者 氏名(和/英) 信森 祐扶 / Yusuke NOBUMORI
第 1 著者 所属(和/英) 横浜国立大学大学院工学府
Department of Electrical and Computer Engineering, Yokohama National University
第 2 著者 氏名(和/英) 中宮 和徳 / Kazunori NAKAMIYA
第 2 著者 所属(和/英) 横浜国立大学大学院工学府
Department of Electrical and Computer Engineering, Yokohama National University
第 3 著者 氏名(和/英) 西海 尚伸 / Takanobu NISHIGAI
第 3 著者 所属(和/英) 横浜国立大学大学院工学府
Department of Electrical and Computer Engineering, Yokohama National University
第 4 著者 氏名(和/英) 吉川 信行 / Nobuyuki YOSHIKAWA
第 4 著者 所属(和/英) 横浜国立大学大学院工学府
Department of Electrical and Computer Engineering, Yokohama National University
発表年月日 2006-07-06
資料番号 SCE2006-13
巻番号(vol) vol.106
号番号(no) 139
ページ範囲 pp.-
ページ数 5
発行日