| 講演名 | 2006-06-22 シーケンス・ペアによるモジュール配置における規範配置を利用した解空間縮小(信号処理,LSI,及び一般) 金子 峰雄, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | Sequence Pairと呼ばれる配置のコード表現に基づき、モジュール配置問題の解空間をSAなどの手法で探索する方法が提案されている。本論文は、このsequence pair解空間をある与えられたモデル配置に基づいて縮小することにより、SAによる探索を効率化して良好な解を得ようとするものである。与えられたモデル配置からモジュール間の相対位置関係を抽出し、これに基づいて、探索空間を縮小できかつ探索の実効性をなるべく損なわないような、緩やかな相対位置関係制約をsequence pair (Γ_+,Γ_-)に課す。この制約はΓ_+、Γ_-におけるモジュール出現に関する半順序関係として与えられ、この半順序関係を保つモジュール順列のみを有効なコードとして、探索解空間を構成している。 |
| 抄録(英) | Sequence Pair is a code system to represent a placement of modules on a plane, and is now recognized as one of promising frameworks for VLSI placement and floorplan. This paper proposes a reduced solution space for the sequence-pair based placement. Assuming that a model placement is given, we will extract relative spatial relation between modules from it. Based on this analysis, we will impose some constraints on permutations Γ_+ and Γ_- of modules in a sequence pair code in order to reduce the solution space while keeping good solutions (configurations of the sequence pair). Constraints are given as partial orders on modules, which govern available configurations of Γ_+ and Γ_-. As a result, the solution space is reduced to the set of pairs of topological orders for those partial orders. |
| キーワード(和) | シーケンス・ペア / モジュール配置 / 相対位置関係 / 解空間縮小 / 焼き鈍し法 |
| キーワード(英) | Sequence pair / module placement / relative spatial relation / solution space reduction / simulated annealing |
| 資料番号 | CAS2006-5,VLD2006-18,SIP2006-28 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SIP |
|---|---|
| 開催期間 | 2006/6/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Signal Processing (SIP) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | シーケンス・ペアによるモジュール配置における規範配置を利用した解空間縮小(信号処理,LSI,及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Solution Space Reduction of Sequence Pairs using Model Placement |
| サブタイトル（和） | |
| キーワード(1)（和/英） | シーケンス・ペア / Sequence pair |
| キーワード(2)（和/英） | モジュール配置 / module placement |
| キーワード(3)（和/英） | 相対位置関係 / relative spatial relation |
| キーワード(4)（和/英） | 解空間縮小 / solution space reduction |
| キーワード(5)（和/英） | 焼き鈍し法 / simulated annealing |
| 第 1 著者 氏名（和/英） | 金子 峰雄 / Mineo KANEKO |
| 第 1 著者 所属（和/英） | 北陸先端科学技術大学院大学 情報科学研究科 Graduate School of Information Science, Japan Advanced Institute of Science and Technology |
| 発表年月日 | 2006-06-22 |
| 資料番号 | CAS2006-5,VLD2006-18,SIP2006-28 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 115 |
| ページ範囲 | pp.- |
| ページ数 | 4 |
| 発行日 | |