講演名 2006-06-22
レイアウトに依存した電解メッキによる銅膜生成モデル(信号処理,LSI,及び一般)
福田 大輔, 松岡 英俊, 澁谷 利行,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 銅配線を用いた半導体製造においては、電解メッキにより銅膜を生成した後、Chemical Mechanical Planarization (CMP,化学的機械的平坦化)により配線層を生成する。DFMの観点から、今後メッキおよびCMPによるウェハ表面の凹凸の正確な見積もりが重要になると予測される。本論文では、従来のチップレイアウトに依存した電解メッキによる銅膜生成モデルを改良し、より正確なモデルを提案する。
抄録(英) In VLSI (Very Large Scale Integrated Circuit) fabrication using copper (Cu) process, electrochemical plating (ECP) and chemical mechanical planarization (CMP) are techniques to make copper interconnect pattern. From the point of view of DFM, it is necessary to estimate Cu and Oxide thickness variation more accurately. In this paper, we make clear the reason of inaccuracy of old model and propose the enhanced model of ECP estimation depending on layout pattern.
キーワード(和) メッキ / CMP / DFM
キーワード(英) ECP / CMP / DFM
資料番号 CAS2006-2,VLD2006-15,SIP2006-25
発行日

研究会情報
研究会 SIP
開催期間 2006/6/15(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Signal Processing (SIP)
本文の言語 JPN
タイトル(和) レイアウトに依存した電解メッキによる銅膜生成モデル(信号処理,LSI,及び一般)
サブタイトル(和)
タイトル(英) Modeling of Layout Dependent Copper Electrochemical Plating
サブタイトル(和)
キーワード(1)(和/英) メッキ / ECP
キーワード(2)(和/英) CMP / CMP
キーワード(3)(和/英) DFM / DFM
第 1 著者 氏名(和/英) 福田 大輔 / Daisuke FUKUDA
第 1 著者 所属(和/英) 富士通研究所
FUJITSU LABORATORIES LTD.
第 2 著者 氏名(和/英) 松岡 英俊 / Hidetoshi MATSUOKA
第 2 著者 所属(和/英) 富士通研究所
FUJITSU LABORATORIES LTD.
第 3 著者 氏名(和/英) 澁谷 利行 / Toshiyuki SHIBUYA
第 3 著者 所属(和/英) 富士通研究所
FUJITSU LABORATORIES LTD.
発表年月日 2006-06-22
資料番号 CAS2006-2,VLD2006-15,SIP2006-25
巻番号(vol) vol.106
号番号(no) 115
ページ範囲 pp.-
ページ数 6
発行日