| 講演名 | 2006-05-19 Si/III-V-N光電子集積回路に向けたMOSFETおよびLEDの作製(結晶成長評価及びデバイス(化合物,Si, SiGe,その他の電子材料)) 太田 成人, 森崎 祐二, 文 秀榮, 石地 正義, 古川 雄三, 米津 宏雄, 若原 昭浩, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | Si基板上のモノリシック型光電子集積回路(Optoelectronic Integrated Circuits:OEIC)を実現するために、格子整合系n-Si/III-V-N LED層/p-Si基板構造を用いて、MOSFETおよびLEDを作製した。n-Si/III-V-N LED層/p-Si基板構造は分子線エビタキシー法により成長し、作製プロセスはMOSFETプロセスにLEDプロセスを組み込んだ。ゲート酸化膜形成時の温度上昇を利用し、III-V-N LED層の発光強度改善の熱処理、およびソース・ドレインにおけるイオン注入層のキャリアの活性化を同時に行った。pMOSFETのしきい値電圧は-3.1V、移動度は58cm^2/V・sであった。LEDの立ち上がり電圧は3.8Vで、690nm帯の発光を確認した。本報告において、OEICに不可欠な要素デバイスの作製に成功した。 |
| 抄録(英) | We fabricated pMOSFETs and LEDs using lattice-matched n-Si/III-V-N layers/p-Si-substrate structures for monistic optoelectronic integrated circuits (OEICs). The n-Si/III-V-N layers/p-Si-substrate structures were grown by molecular beam epitaxy and the fabrication processes were carried out together with MOSFET and LED processes. The III-V-N layers in the LEDs and ion-implanted layer at source and drain were annealed to improve luminescence properties and activate the carriers, respectively, with temperature-increasing at fabrication of the gate-oxide layer at the same time. The threshold voltage of the pMOSFET and the mobility were -3.1V and 58cm^2/V・s, respectively. The built-in-potential of the LED was 3.8V and the electroluminescence spectra with peak wavelength of 690nm were measured. In this report, we succeeded in development of elemental devices for OEICs. |
| キーワード(和) | OEIC / 光電子集積回路 / 光インターコネクション / III-V-N混晶 / InGaPN / GaPN |
| キーワード(英) | OEIC / Optoelectronic integrated circuits / Optical interconnection / III-V-N alloys / InGaPN / GaPN |
| 資料番号 | ED2006-33,CPM2006-20,SDM2006-33 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPM |
|---|---|
| 開催期間 | 2006/5/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Component Parts and Materials (CPM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | Si/III-V-N光電子集積回路に向けたMOSFETおよびLEDの作製(結晶成長評価及びデバイス(化合物,Si, SiGe,その他の電子材料)) |
| サブタイトル（和） | |
| タイトル（英） | Fabrication of MOSFETs and LEDs for Si/III-V-N optoelectronic integrated circuits |
| サブタイトル（和） | |
| キーワード(1)（和/英） | OEIC / OEIC |
| キーワード(2)（和/英） | 光電子集積回路 / Optoelectronic integrated circuits |
| キーワード(3)（和/英） | 光インターコネクション / Optical interconnection |
| キーワード(4)（和/英） | III-V-N混晶 / III-V-N alloys |
| キーワード(5)（和/英） | InGaPN / InGaPN |
| キーワード(6)（和/英） | GaPN / GaPN |
| 第 1 著者 氏名（和/英） | 太田 成人 / Naruto OHTA |
| 第 1 著者 所属（和/英） | 豊橋技術科学大学 Toyohashi University of Technology |
| 第 2 著者 氏名（和/英） | 森崎 祐二 / Yuji MORISAKI |
| 第 2 著者 所属（和/英） | 豊橋技術科学大学 Toyohashi University of Technology |
| 第 3 著者 氏名（和/英） | 文 秀榮 / Soo-Young MOON |
| 第 3 著者 所属（和/英） | 豊橋技術科学大学 Toyohashi University of Technology |
| 第 4 著者 氏名（和/英） | 石地 正義 / Seigi ISHIJI |
| 第 4 著者 所属（和/英） | 豊橋技術科学大学 Toyohashi University of Technology |
| 第 5 著者 氏名（和/英） | 古川 雄三 / Yuzo FURUKAWA |
| 第 5 著者 所属（和/英） | 豊橋技術科学大学 Toyohashi University of Technology |
| 第 6 著者 氏名（和/英） | 米津 宏雄 / Hiroo YONEZU |
| 第 6 著者 所属（和/英） | 豊橋技術科学大学 Toyohashi University of Technology |
| 第 7 著者 氏名（和/英） | 若原 昭浩 / Akihiro WAKAHARA |
| 第 7 著者 所属（和/英） | 豊橋技術科学大学 Toyohashi University of Technology |
| 発表年月日 | 2006-05-19 |
| 資料番号 | ED2006-33,CPM2006-20,SDM2006-33 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 46 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |