| 講演名 | 2006-05-18 動的リコンフィギャラブルプロセッサDRPを用いた標数2の有限体における乗算の実装(リコンフィギャラブルシステム,一般) 土屋 英之, 宮田 美和, 柴田 裕一郎, 原澤 隆一, 小栗 清, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年,楕円曲線の写像であるTate pairingの性質に着目した暗号プロトコルが多数提案されており,三者間鍵配送やIdentity Based Encryptionなどの公開鍵暗号システムへの応用が期待されている.本稿ではNECエレクトロニクス社の動的リコンフィギャラブルプロセッサDRPを用いたTate pairingの実装を目的とし,標数が2である定義体の場合を取り上げ,Tate pairingを計算するうえで主要演算となるGF(2^<4m>)上の乗算を実琴し評価した.DRP上に分散配置されたデュアルポートメモリのバンド幅を活かすために,多倍長のオペランドや中間値をインターリーブする設計を検討し,GF(2^<4m>)上の乗算をGF(2^m)上の乗算に分解し並列処理することで高速化を図った.実装の結果,ハイエンドPCにおけるソフトウェア処理に比べて3.7倍から5.3倍の性能を達成できることが分かり,DRPと楕円曲線暗号処理アプリケーションの親和性の一端を確認できた. |
| 抄録(英) | The Tate pairing, which is a mapping on elliptic curves, has been applied to many cryptographic protocols such as a tripartite key exchange protocol and Identity Based Encryption. Our goal is to implement the Tate pairing in characteristic two using Dynamically Reconfigurable Processor (DRP) developed by NEC Electronics. In this paper, multiplication over GF (2^<4m>) which is the critical process of the Tate pairing is implemented and evaluated. To achieve a high degree of parallel processing enjoying the wide bandwidth of distributed dual port memories provided by DRP, interleaving of long word operands and intermediate data is discussed. Also, multiplication over GF (2^<4m>) is divided into four multiplications over GF (2^m) and parallelized for high speed computing. As a result, our implementation achieves 3.7 to 5.3 times performance advantage compared to software execution on a high-end PC, suggesting elliptic curve cryptosystems is one of the strong application fields for DRP. |
| キーワード(和) | 動的リコンフィギャラブルプロセッサ / DRP / 楕円曲線暗号 / Tate pairing |
| キーワード(英) | dynamically reconfigurable processor / DRP / elliptic curve cryptography / Tate pairing |
| 資料番号 | RECONF2006-9 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2006/5/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 動的リコンフィギャラブルプロセッサDRPを用いた標数2の有限体における乗算の実装(リコンフィギャラブルシステム,一般) |
| サブタイトル（和） | |
| タイトル（英） | Implementation of Multiplication over Finite Fields in Characteristic Two on Dynamically Reconfigurable Processor |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 動的リコンフィギャラブルプロセッサ / dynamically reconfigurable processor |
| キーワード(2)（和/英） | DRP / DRP |
| キーワード(3)（和/英） | 楕円曲線暗号 / elliptic curve cryptography |
| キーワード(4)（和/英） | Tate pairing / Tate pairing |
| 第 1 著者 氏名（和/英） | 土屋 英之 / Hideyuki TSUCHIYA |
| 第 1 著者 所属（和/英） | 長崎大学工学部情報システム工学科 Department of Computer and Information Sciences, Faculty of Engineering, Nagasaki University |
| 第 2 著者 氏名（和/英） | 宮田 美和 / Miwa MIYATA |
| 第 2 著者 所属（和/英） | 長崎大学工学部情報システム工学科 Department of Computer and Information Sciences, Faculty of Engineering, Nagasaki University |
| 第 3 著者 氏名（和/英） | 柴田 裕一郎 / Yuichiro SHIBATA |
| 第 3 著者 所属（和/英） | 長崎大学工学部情報システム工学科 Department of Computer and Information Sciences, Faculty of Engineering, Nagasaki University |
| 第 4 著者 氏名（和/英） | 原澤 隆一 / Ryuichi HARASAWA |
| 第 4 著者 所属（和/英） | 長崎大学工学部情報システム工学科 Department of Computer and Information Sciences, Faculty of Engineering, Nagasaki University |
| 第 5 著者 氏名（和/英） | 小栗 清 / Kiyoshi OGURI |
| 第 5 著者 所属（和/英） | 長崎大学工学部情報システム工学科 Department of Computer and Information Sciences, Faculty of Engineering, Nagasaki University |
| 発表年月日 | 2006-05-18 |
| 資料番号 | RECONF2006-9 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 49 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |