| 講演名 | 2006-05-18 チップ内ネットワークを用いたマルチタスク向けリコンフィギャラブルアーキテクチャの検討(リコンフィギャラブルシステム,一般) 長谷川 揚平, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本論文では,リコンフィギャラブルコアを基本演算ユニットとし,複数のコアをチップ内ネットワークを用いて接続するリコンフィギャラブルアーキテクチャを提案する.本アーキテクチャでは,ストリーミングデータと構成情報の2つのコア間通信を1つのパケットネットワークに統合した点が特徴である.リコンフィギャラブルシステムにおけるアプリケーションの動作方式としては,演算データをコア間で移動させるパイプライン方式と,構成情報を移動させる方式が提唱されているが,両者は生じる通信パターンが大きく異なる.そのため,ネットワークの設計が,柔軟な特性をもつ本アーキテクチャの設計の鍵を握る.本稿ではコアのアーキテクチャとしてNECエレクトロニクス社のDRP-1を想定し,JPEGエンコーダを例としてシミュレーションによる性能評価を行った.評価結果より,コア間で構成情報の転送が頻繁に発生する構成情報移動方式と比較すると,パイプライン動作の方がスループットの観点ではネットワークを効率良く使うことができることが分かった.一方で,構成情報用のキャッシュを設け,構成情報転送の経路を分散させることで,スループットを向上させることが可能であることがわかった. |
| 抄録(英) | A reconfigurable processor architecture which employs on-chip networks to connect multiple reconfigurable cores. Both the processed stream data and configuration data are integrated into a single packet and transferred in a unique network. Two application execution methods: task-level pipelining policy and configuration moving policy can be applied into the proposed architecture. Since these methods require different communication traffic, analysis of the network performance is indispensable. In this report, we designed each task of the JPEG encoder on the NEC electronics' DRP-1, and evaluated the performance of two execution methods using the flit-level network simulator. As a result, the pipelining policy outperformed the configuration moving policy from the viewpoint of the throughput. Even in the case of configuration moving policy, simulation result shows that the configuration cache can distribute the configuration data between each core to improve the throughput. |
| キーワード(和) | リコンフィギャラブルアーキテクチャ / チップ内ネットワーク / マルチタスク / ストリーム処理 |
| キーワード(英) | Reconfigurable Architectures / On-Chip Networks / Multitasking / Stream Processing |
| 資料番号 | RECONF2006-5 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2006/5/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | チップ内ネットワークを用いたマルチタスク向けリコンフィギャラブルアーキテクチャの検討(リコンフィギャラブルシステム,一般) |
| サブタイトル（和） | |
| タイトル（英） | Reconfigurable Architectures with On-Chip Networks for Multitask Designs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | リコンフィギャラブルアーキテクチャ / Reconfigurable Architectures |
| キーワード(2)（和/英） | チップ内ネットワーク / On-Chip Networks |
| キーワード(3)（和/英） | マルチタスク / Multitasking |
| キーワード(4)（和/英） | ストリーム処理 / Stream Processing |
| 第 1 著者 氏名（和/英） | 長谷川 揚平 / Yohei HASEGAWA |
| 第 1 著者 所属（和/英） | 慶應義塾大学大学院理工学研究科 Department of Information and Computer Science, Keio University |
| 第 2 著者 氏名（和/英） | 松谷 宏紀 / Hiroki MATSUTANI |
| 第 2 著者 所属（和/英） | 慶應義塾大学大学院理工学研究科 Department of Information and Computer Science, Keio University |
| 第 3 著者 氏名（和/英） | 鯉渕 道紘 / Michihiro KOIBUCHI |
| 第 3 著者 所属（和/英） | 国立情報学研究所 National Institute of Informatics |
| 第 4 著者 氏名（和/英） | 天野 英晴 / Hideharu AMANO |
| 第 4 著者 所属（和/英） | 慶應義塾大学大学院理工学研究科 Department of Information and Computer Science, Keio University |
| 発表年月日 | 2006-05-18 |
| 資料番号 | RECONF2006-5 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 49 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |