| 講演名 | 2006-05-18 3次元集積化技術とリコンフィギャラブル3D-SoC(リコンフィギャラブルシステム,一般) 小柳 光正, 杉村 武昭, 福島 誉史, 田中 徹, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 素子の微細化によりLSIの性能は飛躍的に向上したが,一方でLSIの高集積化、大容量化に伴う配線信号遅延やクロストーク、消費電力の増加が大きな問題となっている。このような配線絡みの問題を解決するために、低抵抗のCu配線や低誘電率層間絶縁膜の検討が精力的に行われている。しかし、これらの技術を使っても配線起因の問題が完全に解決されるわけではない。このため,これらと違ったアプローチで,配線問題に対処することを考える必要がある。LSIに3次元積層構造を導入するとこのような配線絡みの問題を解決するのに非常に有効である。そこで、我々はウェーハ張り合わせ方式による3次元LSIを1990年に提案し、その技術の開発を続けてきた。これまで、この技術を使っていろいろな3次元LSIを試作し、その動作確認に成功している。本報告では、このような3次元集積化技術を用いた新しいLSIの例として並列リコンフィギャラブル画像処理プロセッサについて紹介する。この画像処理プロセッサはその機能を動的に再構成することが可能であり、なおかつ画像サイズに対してもスケーラブルである。このような並列リコンフィギャラブル画像処理プロセッサにロボットビジョン向けの画像処理アルゴリズムを実装することで、高性能かつ高機能なロボットビジョンシステムを実現できる。 |
| 抄録(英) | The increases of signal propagation delay and power consumption by interconnections in LSIs make it difficult to achieve a high performance LSI with low power consumption. To solve such interconnection problem, we have developed a new three-dimensional (3D) integration technology based on wafer bonding method. We can reduce the pin capacitances and the wiring length by using this new 3D integration technology. Therefore, we can increase the signal processing speed and decrease the power consumption. This 3D integration technology is also useful to increase the wiring connectivity within a chip. We have proposed various kinds of new reconfigurable system-on-a chip (reconfigurable 3D-SoC) based on our 3D integration technology. In this report, we describe a new parallel reconfigurable image processor with 3D structure for a real-time robot vision system as a typical example of these reconfigurable 3D-SoCs. The proposed reconfigurable processor can dynamically reconfigure its function, and has scalable architecture for input image size. Therefore, it is expected that the parallel reconfigurable image processor with implementation of image processing algorithms for robot vision can actualize advanced robot vision systems with high performance. |
| キーワード(和) | 3次元LSI / ウェーハ張り合わせ / ロボットビジョン / リコンフィギャラブルコンピューティング / 画像処理 |
| キーワード(英) | Three-Dimensional (3D) LSI / wafer bonding / robot vision / reconfigurable computing / image processing |
| 資料番号 | RECONF2006-3 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2006/5/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 3次元集積化技術とリコンフィギャラブル3D-SoC(リコンフィギャラブルシステム,一般) |
| サブタイトル（和） | |
| タイトル（英） | Three-Dimensional Integration Technology and Reconfigurable 3D-SoC |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 3次元LSI / Three-Dimensional (3D) LSI |
| キーワード(2)（和/英） | ウェーハ張り合わせ / wafer bonding |
| キーワード(3)（和/英） | ロボットビジョン / robot vision |
| キーワード(4)（和/英） | リコンフィギャラブルコンピューティング / reconfigurable computing |
| キーワード(5)（和/英） | 画像処理 / image processing |
| 第 1 著者 氏名（和/英） | 小柳 光正 / Mitsumasa KOYANAGI |
| 第 1 著者 所属（和/英） | 東北大学大学院 工学研究科 バイオロボティクス専攻 Department of Bioengineering and Robotics, Graduate School of Engineering, Tohoku University |
| 第 2 著者 氏名（和/英） | 杉村 武昭 / Takeaki SUGIMURA |
| 第 2 著者 所属（和/英） | 東北大学大学院 工学研究科 バイオロボティクス専攻 Department of Bioengineering and Robotics, Graduate School of Engineering, Tohoku University |
| 第 3 著者 氏名（和/英） | 福島 誉史 / Takafumi FUKUSHIMA |
| 第 3 著者 所属（和/英） | 東北大学大学院 工学研究科 バイオロボティクス専攻 Department of Bioengineering and Robotics, Graduate School of Engineering, Tohoku University |
| 第 4 著者 氏名（和/英） | 田中 徹 / Tetsu TANAKA |
| 第 4 著者 所属（和/英） | 東北大学大学院 工学研究科 バイオロボティクス専攻 Department of Bioengineering and Robotics, Graduate School of Engineering, Tohoku University |
| 発表年月日 | 2006-05-18 |
| 資料番号 | RECONF2006-3 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 49 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |